一、沟道热载流子导致的SOI NMOSFET's的退化特性（论文文献综述）
李骏康[1]（2021）在《高性能低功耗锗沟道场效应晶体管技术的研究》文中研究说明近几年,信息技术的进步极大推动了集成电路制造业的发展。采用硅（Si）作为沟道材料的金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field Effect Transistor,MOSFET）器件是现代集成电路制造技术的基础,Si MOSFET器件性能的提升（或获得更大的工作电流）主要依赖于沟道长度的缩短。为了克服缩短沟道长度带来的短沟道效应,在摩尔定律的不断演进过程中,出现了许多改进的工艺技术,包括应变Si技术、HKMG（High-K Metal Gate）技术、FinFET技术等,它们最大程度地提高了 SiMOSFET器件的性能。目前量产级的Si MOSFET器件沟道长度已经小于20 nm,进一步减小沟道长度将变得非常困难。新型的高迁移率沟道材料能够在不缩短沟道长度的同时提高MOSFET器件的工作电流,是解决未来集成电路制造技术发展的理想方案。锗（Ge）作为与Si同族的新型半导体材料,具有比Si更高的载流子迁移率,同时兼容传统Si工艺,是非常有前景的晶体管沟道材料。本论文主要研究了 Ge MOSFET器件制备中源漏形成和栅极堆垛的新工艺技术,并探讨了 Ge沟道在隧穿场效应晶体管（Tuneling Field Effect Transistor,TFET）和铁电场效应晶体管中应用的关键问题,主要取得了以下成果:本论文基于Ge工艺提出了新源漏形成和栅极堆垛技术,实现了高性能的Ge MOSFET器件。首先,低寄生电阻、高开关比和浅结深的源漏是获得高性能MOSFET器件的必要条件,而由于Ge中掺杂离子的固溶度相比Si更低,同时掺杂离子的热扩散系数较大,传统工艺很难获得高效的Ge基源漏结:（1）本论文结合旋涂掺杂和激光退火技术,形成了具有高掺杂浓度的超浅结深p-n结,实验表明,结表面掺杂浓度是传统热退火样品的1.5倍,同时结深只有热退火样品的1/3（～20nm）,其p+/n结和n+/p结的开关比、开态电流都得到了提升,关态电流也得到了抑制;（2）本论文利用微波退火技术,实现了低阻态和高势垒的NiGe/n-Ge肖特基结,其开关比接近离子注入的p-n结,利用NiGe/n-Ge肖特基结,进一步制备了高性能的GepMOSFET器件,其源漏寄生电阻仅为传统离子注入器件的1/5,同时有效得抑制了结漏电。同时,由于Ge表面及其氧化物的不稳定性,制备高质量Ge MOS结构（包括栅氧/Ge界面和栅氧本身）也是获得高性能Ge MOSFET器件的关键:（1）在Ge MOS界面钝化方面,本论文提出利用原位臭氧后氧化处理技术,提高了 Ge氧化物的稳定性,改善了 Ge MOS界面质量,获得了小等效氧化层厚度（Equivalent Oxide Thickness,EOT）和高迁移率的 GepMOSFET 器件;（2）本论文创新性地提出具有双层MoS2/Ge量子阱结构的Ge MOSFET器件,利用双层MoS2和Ge的能带在价带和导带处的势垒差,能够在p型和n型Ge MOSFET器件中同时形成量子阱沟道,从而减少由于栅氧/Ge界面质量差引起的载流子散射,提高载流子迁移率,使Ge MOSFET器件的开态电流提升了 一倍。新输运机制的TFET器件是实现低功耗集成电路的有效解决方案,本论文研究了影响Ge TFET器件性能最重要的部分—源漏隧穿结。源漏隧穿结的掺杂浓度梯度决定了 TFET器件的亚阈值摆幅（Subthreshold Swing,SS）和开态隧穿电流。本论文采用杂质分凝技术,获得了高肖特基势垒的NiGe肖特基结源漏,并通过低温和快速测试表明,NiGe肖特基结的界面缺陷会严重影响Ge TFET器件的性能。进一步地,本论文定量表征了 NiGe肖特基结的界面缺陷,并研究了结界面缺陷对Ge基传统MOSFET器件和TFET器件电学性能的影响。本论文提出利用低温电导法,改进了电路和数学模型,定量表征了 NiGe肖特基结的界面缺陷。研究表明,减少NiGe肖特基结的界面缺陷,可以有效抑制缺陷辅助的隧穿电流,改善Ge MOSFET器件的关态特性和Ge TFET器件的亚阈值特性。最近,具有铁电/绝缘层（Ferroelectric/dielectric,FE/DE）栅叠层结构的Ge MOSFET器件在FE-FET存储器和负电容场效应晶体管（NC-FET）中的应用被大量报道,本论文研究了铁电MOS结构中FE/DE界面缺陷对Ge FE-FET存储器和Ge NC-FET器件的重要影响。为了排除MOS结构中其他界面缺陷的影响,本论文采用金属/铁电/绝缘层/金属（MFIM）结构的简单电容器件,利用快速脉冲测试系统表征了 MFIM的瞬态电荷响应,从实验上证明了 FE/DE界面缺陷的存在和漏电辅助铁电极化机制（Leakage-current-assist ferroelectric polarization switching）的有效性,并定量表征了参与铁电极化的FE/DE界面缺陷密度。同时,本论文还创新性地提出利用电导法定量表征不同极化状态下的FE/DE界面缺陷密度。研究发现,FE/DE界面的缺陷密度为1014 cm-2,也就是说,FE/DE的极化主要由FE/DE界面缺陷来响应。这表明,在以FE/DE为栅叠层的Ge MOSFET器件中,铁电极化没有提高器件的载流子浓度,负电容效应有待商榷。同时,由于FE/DE界面缺陷响应了大部分铁电极化电荷,Ge FE-FET存储器的存储窗口会变小,可靠性会降低。
王锐[2]（2020）在《28nm工艺PMOS器件累积辐照效应研究》文中研究说明随着半导体制造工艺的快速发展,器件的特征尺寸已经达到纳米级。而微纳器件在空间辐射环境中的大规模应用使得半导体器件辐射效应和可靠性研究显得愈发重要。空间辐照对器件的破坏主要体现在通过电离效应和位移效应对材料造成损伤,引入陷阱与缺陷对器件特性造成影响。本文主要通过质子和重离子辐照实验对28nm工艺节点PMOS器件进行累积辐照效应研究,同时探讨器件尺寸对重离子辐照退化效应的影响原理,并结合强场实验探究重离子辐照与栅应力耦合作用对PMOS器件长期可靠性的影响。首先,通过理论分析累积辐照损伤的物理机制,总结了辐照引入的陷阱电荷和界面态对器件转移、跨导和输出特性的影响。然后对28nm工艺PMOS器件分别进行了质子和重离子累积辐照实验。实验结果表明:质子与重离子辐照都会导致PMOS器件阈值电压负向漂移,最大跨导减小,饱和输出电流绝对值降低;辐照剂量越大,退化越严重。理论分析指出:质子辐照主要通过位移效应对器件造成损伤,重离子辐照则具有强烈的电离效应;对于P型MOS器件,质子与重离子辐照引入的电荷均显正电性,导致阈值电压负漂;辐照引入的界面态陷阱导致沟道内迁移率降低,最大跨导减小;饱和输出电流退化与迁移率息息相关。然后,重点研究沟道尺寸对PMOS器件重离子退化效应的影响,同宽不同长器件组尺寸为:W=500nm,L=30nm、60nm和100nm,同长不同宽器件组尺寸为:L=30nm,W=300nm、500nm和750nm。通过特性参数对比分析,建立了微纳PMOS器件重离子累积辐照效应与沟道长度和宽度之间的关系。分析表明:沟道同宽情况下,沟道越短的器件辐照后退化效应越明显;沟道同长情况下,沟道越窄的器件退化效应越严重。体现在阈值电压负漂量更大、最大跨导减小更多和饱和输出电流退化更严重。分析指出:同宽时,短沟道器件沟道源漏段耗尽区占比大,受辐照影响损伤更严重,感生电荷密度更大,短沟效应是短沟器件辐照后退化效应增强的主要原因;同长时,窄沟器件沟道两侧的STI区域内辐照产生的感生电荷对沟道的作用更强烈,抑制了反型层形成,降低了载流子迁移率,加剧了窄沟器件特性退化。最后,基于W/L=500nm/50nm的28nm工艺PMOS器件,通过1000s强场实验探究重离子辐照损伤对栅应力退化效应的影响,得到了特征参数随应力时间退化模型。结果表明:重离子辐照对微纳PMOS器件的长期可靠性具有负面影响,辐照后器件特性参数随应力时间退化程度大于未辐照器件,应力时间越长退化越严重,最终趋于稳定。理论分析指出:强场实验中栅应力在栅氧化层中引入正电荷和界面态,导致特性退化;辐照引入的陷阱对应力退化具有增强作用,造成辐照后器件的特征参数退化更严重。半对数坐标下特性参数退化过程可拟合成一条直线,表明栅应力导致的退化与应力时间为幂函数关系。
周昊,蔡小五,郝峰,赵永[3]（2020）在《高k介质金属栅器件热载流子测试及其失效机理》文中研究指明高k介质金属栅工艺器件的热载流子注入（HCI）效应已经表现出与成熟工艺不同的退化现象和失效机理。对不同栅电压下n型和p型金属氧化物场效应晶体管（MOSFET）的饱和漏电流退化情况,以及器件的退化效应进行测试和分析。通过分析衬底电流和栅电流在不同栅电压下的变化趋势对失效机理进行探讨,分析其对饱和漏电流退化的影响。研究结果表明,在高k介质金属栅工艺器件的HCI测试中,器件退化不再是受单一的老化机理影响,而是HCI效应、偏置温度不稳定（BTI）效应综合作用的结果。HCI测试中,在不同测试条件下失效机理也不再唯一。研究结果可为高k介质金属栅工艺下器件可靠性测试中测试条件的选择以及准确的寿命评估提供参考。
李纲[4]（2019）在《GaN基HEMT器件热电子效应及其寿命预测研究》文中指出GaN基HEMT器件是新一代微波及毫米波功率器件,在频率、增益和噪声性能等方面展现出了显着的优势,被视为未来5G时代的核心电子器件。但是GaN基HEMT器件在可靠性方面仍存在一些问题亟待解决,尤其是HEMT器件的热电子效应与寿命预测问题已经成为其产业化应用的关键影响因素之一。在此背景下,本文主要对AlGaN/GaN HEMT器件的热电子效应进行仿真研究,明确了不同半导体材料层的陷阱态分别对GaN HEMT器件热电子效应的影响。针对HEMT器件的寿命问题,本文通过温度加速寿命试验对GaN基HEMT器件进行了寿命预测。本文首先利用Sentaurus TCAD软件研究了在相同热电子应力条件下,不同半导体材料层（包括GaN缓冲层、AlGAN势垒层与器件表面处的陷阱态）的陷阱态分别对GaN HEMT器件热电子效应的影响。为相对独立地研究不同陷阱态对HEMT器件热电子效应的影响,本文采用的仿真实验条件为:栅电极悬空,漏源应力电压为VDS（stress）=15V的典型瞬态热电子应力条件。在此基础上,采用控制变量法,分别在GaN HEMT器件初始仿真模型中的GaN缓冲层、AlGaN势垒层及AlGaN势垒层表面单独设置不同浓度与不同能级水平的受主陷阱并进行热电子应力仿真实验。研究表明,相同热电子应力条件下,HEMT器件缓冲层与势垒层中受主陷阱浓度越高、能级越深,器件的特性退化均越发严重,表现为器件ID S（sat）降低、阈值电压VT H正向漂移。但是,对于相同面密度或能级的受主陷阱,热电子效应后陷阱位于缓冲层的HEMT,其IDS（sat）退化量比陷阱设置在势垒层的HEMT器件ID S（sat）退化量大。VT H正漂量则是陷阱设置在AlGaN层的HEMT器件比陷阱设置在GaN层的VT H正漂量大。同时发现表面态陷阱在热电子应力前后对HEMT器件的ID S（sat）与VT H几乎无影响。此外,本文制定了恒温加速寿命试验方案,利用Weibull分布概率图法计算得到HEMT器件在温度应力下的加速系数,并确定相应寿命加速方程,然后对指定温度应力水平的器件平均寿命（MTTF）进行了预测。综上所述,本文研究发现,相同应力作用下缓冲层陷阱与势垒层陷阱均会加剧GaN基HEMT器件的热电子退化效应,前者对HEMT的ID S（sat）退化影响最大,后者对VT H正漂影响最显着,而表面态陷阱对HEMT的热电子效应影响较弱。此外,通过加速寿命试验,本文预测了GaN基HEMT器件在温度应力为150oC下的MTTF参考指标。
王倩琼[5]（2017）在《新型MOSFET和TFET器件的辐照可靠性研究》文中认为近年来,随着快速发展的航空航天事业,迫切需要增强集成电路抗辐照效应的能力,绝缘体上硅（silicon on insulator,SOI）技术实现了全介质隔离的特殊结构,减少了电离电荷收集区,消除了闩锁效应,使其广泛应用于空间和军事等领域。然而由于埋氧层的存在,使得同工艺的SOI器件较体硅器件的辐照退化更为复杂,影响了SOI材料的抗总剂量辐照水平。随着CMOS工艺的特征尺寸进入深亚微米级时,逐渐减薄的栅氧化层厚度使得其对总剂量效应敏感度在减退,然而器件的Shallow Trench Isolation（STI）隔离结构中辐照感生的陷阱电荷会对其可靠性产生一定威胁。与此同时,受不断缩小的特征尺寸趋势影响,SOI器件抗单粒子效应（Single Event Effect,SEE）能力也在逐渐减弱,对单粒子表征参数的提取可为后期加固设计提供参考价值。此外,目前辐照可靠性方面的研究主要集中在MOS器件,而有关TFET器件的辐照效应研究工作很少。对于较低开态电流的隧穿晶体管,其所构成的存储器,不仅会减慢了读操作,还会对重离子导致的单粒子翻转效应更为敏感。因此,仍需分析和评估新型半导体器件的辐照可靠性。本文对新型SOI MOSFET、纳米级体硅MOSFET以及含埋氧层结构的新型TFET器件辐照可靠性进行了实验和仿真研究,分析了栅氧化层、埋氧层和隔离氧化层所致器件总剂量效应的失效模式和损伤机制,完成了6T SRAM的单粒子翻转效应表征参数的提取,以及研究了隧穿场效应晶体管的单粒子瞬态效应物理机理,具体内容如下。1.本文研究了H形栅PDSOI NMOS器件的60Co-γ射线总剂量效应。研究表明阈值电压、亚阈值摆幅、跨导、输出电导等电特性参数随着辐照剂量的增大均出现了明显退化行为。其中,当辐照偏置条件为体接触时,随着辐照剂量的积累,器件的阈值电压会发生负向漂移。而对于辐照偏置为体浮空的器件,在剂量点较低（200300krad（Si））时,阈值电压的漂移出现了“反弹”现象,即阈值电压由负向漂移改为正向漂移。这是因为,埋氧层中的电势会受辐照感生的氧化物陷阱电荷的影响,而逐渐被抬高,这就会将体区中的电子引诱向Si/SiO2界面处靠近,削弱了沟道形成能力。2.对不同剂量率下该器件的γ射线总剂量效应进行了研究分析。其中包括器件在不同剂量率下阈值电压的退化、前栅输出特性曲线的变化、辐照偏置状态对体电流在不同剂量率下的退化影响,并分析研究了剂量率效应对背栅跨导退化的影响。研究发现,由于在OFF态下更容易导致背沟道的反型,致使器件还处于截止态时便可测得体电流;在300 krad（Si）时跨导曲线出现“双峰值”现象。且界面态密度在不同剂量率存在差异,致使阈值电压、体电流和背栅跨导均出现了ELDRS效应。3.通过实验测试和仿真计算对65 nm工艺MOSFET器件的总剂量效应进行了研究。重点在于观察不同宽长比,不同偏置条件下随着辐照剂量的积累器件所表现出的失效模式,对总剂量影响进行评估并研究失效的机理。研究结果表明,对于含有STI隔离介质的NMOSFET器件,随辐照剂量的积累器件亚阈值特性有明显的退化现象,且其退化的趋势随着宽长比的增加逐渐减小,而关态泄漏电流的退化则随宽长比增加有所改善,小宽长比器件关态漏电退化最为严重。与此同时,通过在漏端保留n型掺杂的LDD结构,而在源端的添加halo区并进行p型重掺杂,以此来提高器件抗辐照效应的能力。仿真发现,加入非对称halo后的阈值电压变大,亚阈值电流和关态漏电流均有明显减小,输出电阻增大了7倍,提高了器件固有特性,又通过分析寄生晶体管转移特性和阈值电压的漂移,验证了该器件抗辐照特性得到了改善。4.对基于三维H-PDSOI的六管存储单元进行了单粒子翻转效应（Single Event Upset,SEU）分析,使用方法为混合级仿真。分析数据可知,随着LET值的增大,重离子撞击SRAM电路可致存储结点电压的改变以及单元存储逻辑的翻转。通过仿真分析,得到未加固器件的翻转阈值,并与实验所得数据一致,验证了本文中所建器件模型和仿真方法的准确性。此外,还研究了SRAM电路抗SEU的设计方法,通过添加滤波电容,大大提升了该电路的翻转阈值,在电路正常工作的情况下不会产生明显的额外功耗。5.本文分析了单粒子效应对0.2μm CMOS工艺的两种SOI器件（全耗尽型和部分耗尽型）的影响。数据分析可知,FDSOI器件耐重离子撞击的能力是优于PDSOI器件的,并结合Sentaurus和HSPICE这两种软件使用了电路级仿真方法分别研究了这两种器件所构成的存储单元单粒子翻转效应,提取相关电路SEU的表征参数,其中,FDSOI SRAM电路翻转阈值的范围为(118 MeV?cm2/mg,119 MeV?cm2/mg],临界电荷的范围为(1.2044×10-13 C,1.2084×10-13 C],而PDSOI器件抗单粒子翻转能力相对较弱。6.比较研究了LTFET器件和UTFET器件的电特性,较为系统的掌握了该类器件的工作原理。仿真结果显示,由于拥有较小栅-漏重叠电容,LTFET器件有着优于UTFET器件的频率特性,因此,LTFET器件在新一代半导体器件中更适合于电路的设计应用。本文首次对LTFET含埋氧层器件进行了单粒子效应研究,由于载流子输运机制的不同,较传统MOS器件,LTFET器件表现出了不同的重离子损伤,对单粒子效应更为敏感。通过分析电势分布、电场分布、能带变化、碰撞电离率以及SRH复合率,对重离子造成LTFET器件的瞬态电流和电荷收集变化进行了深入研究。又通过研究不同漏极偏压和离子不同的入射位置、入射深度,得到了单粒子效应的敏感区域主要集中在源区下方的体区中,而这与传统MOS器件的体/漏结为敏感区域不同。
李宁[6]（2016）在《0.18μm部分耗尽SOI H形栅NMOSFET常温下热载流子效应的研究》文中研究表明SOI （Silicon On Insulator,绝缘体上硅）技术是自上世纪末以来集成电路领域兴起的研究热点,广泛应用于航天、航空、军工、汽车电子等行业,具有明显好于体硅材料的优良特性。热载流子效应（Hot-Carrier Effect, HCE）直接影响半导体器件的稳定性和使用寿命,与半导体制造工艺、制备材料、器件结构、使用环境等均有直接关系,是集成电路尤其是军品可靠性研究重点手段之一。SOI虽然具有其优越性,但由于埋氧化层（BOX）的存在以及为了避免SOI浮体效应经常会采用特殊的体接触结构,使得SOI器件尤其是PD （Partially Depleted,部分耗尽）SOI器件的热载流子效应的研究更加复杂,本文通过对0.18pm PD SOI H形栅NMOSFET进行加速应力试验研究,观察热载流子效应下常用的不同宽长比结构的器件阈值电压、最大跨导、漏端饱和电流三个参数与应力偏置条件、应力时间、器件结构之间的关系,旨在加速0.18μm PD SOI抗辐射器件和电路产品实用化进程,完成的主要工作成果如下：1)完善了SOI器件热载流子试验的系统,补充并规范了试验流程；2)修正了原有的热载流子效应模型,完成大量的加速应力试验,对测试数据进行提取和拟合,得出器件退化参数（器件阈值电压、最大跨导、漏端饱和电流）与应力偏置（VGSstress、VDSstress）、应力时间（t）和沟道长度（L）、宽度（W）之间的关系；3)提出建立H形栅NMOSFET的TCAD器件模型,分析沟道横向电场分布,解释了PD SOI NMOSFET热载流子效应的物理机制；将建立的热载流子模型对标准0.18pm PD SOI工艺SPICE模型进行部分修正,用环振电路对器件模型进行了有效应用验证,并获得初步科研成果。SOI基器件热载流子效应导致的参数退化量与加速试验过程中的t、VGSstress和VDSstress采用了幂函数关系,而与沟道长度L则采用指数关系可更好的对热载流子效应进行解释,沟道宽度W对器件的退化基本没有影响。
周航,郑齐文,崔江维,余学峰,郭旗,任迪远,余德昭,苏丹丹[7]（2016）在《总剂量效应致0.13μm部分耗尽绝缘体上硅N型金属氧化物半导体场效应晶体管热载流子增强效应》文中进行了进一步梳理空间科学的进步对航天用电子器件提出了更高的性能需求,绝缘体上硅（SOI）技术由此进入空间科学领域,这使得器件的应用面临深空辐射环境与地面常规可靠性的双重挑战.进行SOI N型金属氧化物半导体场效应晶体管电离辐射损伤对热载流子可靠性的影响研究,有助于对SOI器件空间应用的综合可靠性进行评估.通过预辐照和未辐照、不同沟道宽长比的器件热载流子试验结果对比,发现总剂量损伤导致热载流子损伤增强效应,机理分析表明该效应是STI辐射感生电场增强沟道电子空穴碰撞电离率所引起.与未辐照器件相比,预辐照器件在热载流子试验中的衬底电流明显增大,器件的转移特性曲线、输出特性曲线、跨导特性曲线以及关键电学参数VT,GMmax,IDSAT退化较多.本文还对宽沟道器件测试中衬底电流减小以及不连续这一特殊现象进行了讨论.
周航,崔江维,郑齐文,郭旗,任迪远,余学峰[8]（2015）在《电离辐射环境下的部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管可靠性研究·》文中提出随着半导体技术的进步,集成小尺寸绝缘体上硅器件的芯片开始应用到航空航天领域,使得器件在使用中面临了深空辐射环境与自身常规可靠性的双重挑战.进行小尺寸器件电离辐射环境下的可靠性试验有助于对器件综合可靠性进行评估.参照国标GB2689.1-81恒定应力寿命试验与加速寿命试验方法总则进行电应力选取,对部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管进行了电离辐射环境下的常规可靠性研究.通过试验对比,定性地分析了氧化物陷阱电荷和界面态对器件敏感参数的影响,得出了氧化物陷阱电荷和界面态随着时间参数的变化,在不同阶段对器件参数的影响.结果表明,总剂量效应与电应力的共同作用将加剧器件敏感参数的退化,二者的共同作用远大于单一影响因子.
贺晓雯[9]（2015）在《类SOI体硅MOSFET器件新结构与模拟研究》文中指出近年来,SOI（Silicon on Insulator）CMOS（Complementary Metal Oxide Semiconductor）技术由于其高速、低功耗等优点而得到广泛的应用,但其自身的导热性差、由浮体结构导致的寄生效应等缺点限制了SOI技术在小尺寸领域的进一步发展。类SOI结构的出现,基于的主要思想就是在保持SOI技术原有优点的同时,改善原先存在的缺点,提高器件的工作特性。针对类SOI结构,本文提出一种新型类SOI体硅（SLBS:SOI-Like Bulk Silicon）MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）,其主要原理是基于体硅技术,应用p/n-/p+类型的阶梯掺杂,使n型轻掺杂层全耗尽,形成死区,实现类似SOI结构中绝缘的隐埋氧化层（BOX:Buried Oxide）;同时N型轻掺杂层采用了宽禁带材料SiC,这种材料有着良好的导电和导热率,避免了SOI结构的各种热效应,同时其良好的抗辐射特性也使得器件在辐照下能够有效阻挡衬底产生的电子越过SiC层被漏极收集,增强器件的抗辐照特性。SLBS中由于埋氧层的缺失,也就自然而然地解决了SOI技术由于埋氧层导致的导热性差、浮体效应、抗总剂量辐照能力差等缺点。该SLBS器件设计的目的是想要在保证SOI技术优点的同时能够兼顾体硅技术的优点,实现器件特性的优化。本文针对提出的SLBS MOSFET进行了模拟仿真验证。首先对其基本转移特性和短沟道效应进行了仿真,并于SOI结构特性形成对比,发现SLBS器件在转移特性方面并未产生不必要的衰减,相对于SOI结构具有较小的泄漏电流,短沟道效应方面,除了阈值滚降特性以外,其相对于SOI器件具有较好的DIBL和亚阈值特性。其次,对其自加热效应（SHE:Self-heating Effects）和单粒子辐照效应进行了模拟仿真,发现SLBS器件导热性好,基本消除了自加热效应,器件输出特性不受影响,其单粒子辐照特性已达到与SOI相当水平。最后,对SLBS的热载流子效应（HCE:Hot Carrier Effects）与负向偏置温度稳定性（NBTI:Negative Bias Temperature Instability）效应进行了探讨,发现SLBS的ΔVt、最大跨导（Gmmax）退化和栅电流这三个热载流子特征参数均比SOI器件的小,热载流子效应对器件的影响也相对较小,其热载流子最坏偏置条件为Vgs=1/2Vds,同时由于没有浮体效应而具有比SOI器件优秀的NBTI效应。
包梦恬[10]（2014）在《阶梯图形化SOI MOSFET器件及其可靠性模拟研究》文中研究说明随着集成电路发展到深亚微米技术时代,传统体硅CMOS器件在材料技术、器件理论、器件结构以及制作工艺等方面存在诸多问题,使得基于传统体硅技术的集成电路在发展过程中受到抑制。为了解决这一难题,绝缘衬底上硅（SOI: Silicon On Insulator）技术作为一种适用于纳米量级半导体器件的新技术而被提出。虽然SOI技术具有许多优良的性能,但是其自身所存在的固有寄生效应也影响了它在集成电路领域的发展,其中Kink效应对部分耗尽型SOI器件具有很大的影响。因此,针对传统SOI MOSFET器件中的Kink效应,本文提出一种阶梯图形化SOI MOSFET器件。与传统SOI MOSFET器件相比,阶梯图形化SOI MOSFET器件的隐埋二氧化硅层只部分覆盖器件的“阶梯”型底层衬底,沟道下方的中性体区通过体接触开口直接与底层衬底相连,在器件工作的过程中,该结构能够及时将碰撞电离产生的空穴导出,与此同时,该体接触开口也成为器件内部的散热通道。本文采用工艺仿真软件Silvaco Athena,对阶梯图形化SOI MOSFET器件的工艺流程进行模拟仿真,并对制作方法的可行性进行了验证。在阶梯图形化SOI MOSFET器件可靠性研究中,利用Atlas对特征尺寸分别为2μm、200nm和40nm的阶梯图形化SOI MOSFET器件进行建模与仿真,与同等尺寸条件下的传统SOIMOSFET器件对比,仿真结果表明:无论在何种特征尺寸下,阶梯图形化SOI MOSFET器件对Kink效应都具有抑制作用,且体接触开口位置只要处在器件耗尽区内部,这种抑制作用就会得以保持;体接触开口沿x轴方向的长度将决定阶梯图形化SOI MOSFET器件对Kink效应抑制能力的大小。与此同时,仿真模拟结果还表明阶梯图形化SOI MOSFET器件对自加热效应、ESD瞬时损伤效应也具有一定的抑制作用。
二、沟道热载流子导致的SOI NMOSFET's的退化特性（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、沟道热载流子导致的SOI NMOSFET's的退化特性（论文提纲范文）
（1）高性能低功耗锗沟道场效应晶体管技术的研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 传统集成电路制造技术的发展与挑战 |
| 1.1.1.应变Si技术 |
| 1.1.2. HKMG技术 |
| 1.1.3. SOI技术 |
| 1.1.4. FinFET技术 |
| 1.2 新型高迁移率Ge沟道场效应晶体管 |
| 1.2.1 Ge沟道场效应晶体管的源漏问题 |
| 1.2.2 Ge沟道场效应晶体管的MOS界面 |
| 1.2.3 应变Ge沟道场效应晶体管 |
| 1.3 新物理机制的Ge沟道场效应晶体管 |
| 1.3.1 Ge沟道隧穿场效应晶体管 |
| 1.3.2 Ge沟道铁电场效应晶体管 |
| 1.4 论文的主要工作和内容安排 |
| 参考文献 |
| 第二章 高性能Ge沟道场效应晶体管的新源漏形成技术 |
| 2.1 引言 |
| 2.2 结合旋涂掺杂和激光退火的超浅结深p-n结 |
| 2.2.1 旋涂掺杂和激光退火制备p-n结 |
| 2.2.2 Ge基p-n结的掺杂浓度分布模拟 |
| 2.2.3 结表面掺杂浓度和结深的表征 |
| 2.2.4 Ge基p+/n和n+/p结的电学性能 |
| 2.3 利用微波退火的高势垒低电阻NiGe/n-Ge肖特基结 |
| 2.3.1 微波退火制备NiGe/n-Ge肖特基结和NiGe源漏的Ge pMOSFET器件 |
| 2.3.2 不同微波退火条件和NiGe厚度的关系 |
| 2.3.3 不同微波退火条件下NiGe/n-Ge肖特基结的特性 |
| 2.3.4 微波退火对NiGe/n-Ge肖特基结势垒高度的影响 |
| 2.3.5 微波退火对NiGe/n-Ge肖特基结电阻的影响 |
| 2.3.6 微波退火的NiGe/n-Ge肖特基结对Ge pMOSFET器件的影响 |
| 2.4 本章小结 |
| 参考文献 |
| 第三章 高性能Ge沟道场效应晶体管的新栅极堆垛技术 |
| 3.1 引言 |
| 3.2 臭氧后氧化的HfO_2/AlO_x/GeO/Ge栅叠层 |
| 3.2.1 臭氧后氧化的HfO_2/AlO_x/GeO_x/Ge MOS工艺 |
| 3.2.2 HfO_2/AlO_x/GeO_x/Ge MOS的界面特性 |
| 3.2.3 HfO_2/AlO_x/GeO_x/Ge MOS的绝缘特性 |
| 3.2.4 臭氧后氧化的HfO_2/AlO_x/GeO_x/Ge pMO SFET器件 |
| 3.3 新型的双层MoS_2/Ge量子阱结构Ge MOS |
| 3.3.1 双层MoS_2/Ge MOSFET器件的制备 |
| 3.3.2 双层MoS_2/Ge量子阱结构Ge MOS的表征 |
| 3.3.3 双层MoS_2/Ge MOSFET器件的电学特性 |
| 3.3.4 双层MoS_2/Ge MOSFET器件的可靠性 |
| 3.4 本章小结 |
| 参考文献 |
| 第四章 基于NiGe肖特基结的低功耗Ge沟道隧穿场效应晶体管 |
| 4.1 引言 |
| 4.2 利用杂质分凝的NiGe肖特基结制备Ge基隧穿场效应晶体管 |
| 4.2.1 杂质分凝的NiGe肖特基结的制备和表征 |
| 4.2.2 杂质分凝的Ge基隧穿场效应晶体管的制备 |
| 4.3 p型和n型Ge基隧穿场效应晶体管的电学性能 |
| 4.3.1 Ge基隧穿场效应晶体管的常规电学特性 |
| 4.3.2 Ge基隧穿场效应晶体管的低温电学特性 |
| 4.3.3 Ge基隧穿场效应晶体管的脉冲响应 |
| 4.3.4 Ge基隧穿场效应晶体管的性能比较 |
| 4.4 本章小结 |
| 参考文献 |
| 第五章 NiGe肖特基结的界面缺陷对Ge沟道场效应晶体管的影响 |
| 5.1 引言 |
| 5.2 NiGe肖特基结及对应场效应晶体管的制备 |
| 5.3 NiGe肖特基结界面缺陷的表征方法及建模 |
| 5.4 利用低温电导法表征NiGe肖特基结的界面缺陷 |
| 5.4.1 结界面缺陷密度谱和时间常数谱的计算 |
| 5.4.2 不同肖特基结的界面缺陷特性比较 |
| 5.5 NiGe肖特基结的界面缺陷在晶体管中的重要意义 |
| 5.5.1 结界面缺陷对Ge MOSFET器件的影响 |
| 5.5.2 结界面缺陷对Ge TFET器件的影响 |
| 5.6 本章小结 |
| 参考文献 |
| 第六章 铁电/绝缘层界面缺陷对Ge沟道铁电场效应晶体管的影响 |
| 6.1 引言 |
| 6.2 铁电/绝缘层结构电容的制备 |
| 6.3 铁电/绝缘层结构电容的电流响应 |
| 6.3.1 电流响应的物理机制 |
| 6.3.2 电流响应的存储特性 |
| 6.4 铁电/绝缘层结构电容的响应速度 |
| 6.4.1 测试系统示意图及测试波形 |
| 6.4.2 绝缘层厚度对铁电极化的影响 |
| 6.5 铁电/绝缘层界面缺陷的脉冲响应 |
| 6.5.1 测试系统示意图及测试波形 |
| 6.5.2 铁电极化电荷的瞬态响应 |
| 6.5.3 非铁电极化电荷的瞬态响应 |
| 6.5.4 改进的漏电辅助铁电极化模型 |
| 6.6 铁电/绝缘层界面缺陷的稳态响应 |
| 6.6.1 P-V和C-V的频率和温度响应 |
| 6.6.2 电导法表征铁电/绝缘层界面缺陷的电路和数学模型 |
| 6.6.3 铁电/绝缘层界面缺陷的表征 |
| 6.6.4 铁电/绝缘层界面缺陷的低温特性 |
| 6.7 本章小结 |
| 参考文献 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 博士研究生期间研究成果 |
| 期刊论文 |
| 会议论文 |
（2）28nm工艺PMOS器件累积辐照效应研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 MOS器件辐照研究背景 |
| 1.3 国内外研究现状 |
| 1.4 本文研究内容及安排 |
| 第二章 MOS器件氧化层辐照效应 |
| 2.1 累积辐照损伤机理 |
| 2.1.1 电子空穴对的产生 |
| 2.1.2 空穴俘获与输运 |
| 2.1.3 氧化层陷阱电荷 |
| 2.1.4 界面态陷阱电荷 |
| 2.2 MOS器件的累积辐照效应 |
| 2.2.1 辐照对MOS器件阈值电压的影响 |
| 2.2.2 辐照对MOS器件亚阈摆幅的影响 |
| 2.2.3 辐照对MOS器件跨导的影响 |
| 2.3 STI侧墙漏电模型 |
| 2.4 本章小结 |
| 第三章 PMOS器件累积辐照效应研究 |
| 3.1 辐照实验与测试方案设计 |
| 3.1.1 辐射源选择 |
| 3.1.2 器件选择 |
| 3.1.3 测试方案 |
| 3.2 PMOS器件初始特性 |
| 3.3 PMOS器件质子辐照结果分析 |
| 3.3.1 质子辐照对转移曲线的影响 |
| 3.3.2 质子辐照对跨导曲线的影响 |
| 3.3.3 质子辐照对输出曲线的影响 |
| 3.4 PMOS器件重离子辐照结果分析 |
| 3.4.1 重离子辐照对转移曲线的影响 |
| 3.4.2 重离子辐照对跨导曲线的影响 |
| 3.4.3 重离子辐照对输出曲线的影响 |
| 3.5 本章小结 |
| 第四章 多尺寸PMOS器件重离子累积辐照效应研究 |
| 4.1 辐照实验与器件选择 |
| 4.2 沟道长度对重离子累积辐照效应的影响 |
| 4.2.1 沟道长度对阈值电压的退化分析 |
| 4.2.2 沟道长度对跨导的影响分析 |
| 4.2.3 沟道长度对输出特性的影响分析 |
| 4.3 沟道宽度对重离子累积辐照效应的影响 |
| 4.3.1 沟道宽度对阈值电压的退化分析 |
| 4.3.2 沟道宽度对跨导的影响分析 |
| 4.3.3 沟道宽度对输出特性的影响分析 |
| 4.4 本章小结 |
| 第五章 重离子辐照对强场效应下器件可靠性的影响 |
| 5.1 强场效应失效物理机制 |
| 5.1.1 SiO_2/Si 系统缺陷 |
| 5.1.2 界面陷阱和氧化层电荷对器件的影响 |
| 5.2 强场实验测试方案 |
| 5.3 PMOS器件强场效应结果分析 |
| 5.3.1 I-V特性及静态参数退化 |
| 5.3.2 辐照条件下阈值电压随应力时间的退化分析 |
| 5.3.3 辐照条件下漏电流随应力时间的退化分析 |
| 5.3.4 辐照条件下最大跨导随应力时间的退化分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 实验内容及主要结论 |
| 6.2 不足与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）高k介质金属栅器件热载流子测试及其失效机理（论文提纲范文）
| 0 引言 |
| 1 失效机理及模型 |
| 1.1 HCI效应 |
| 1.2 偏置温度不稳定效应 |
| 2 测试结果及分析 |
| 2.1 测试条件 |
| 2.2 结果及分析 |
| 2.2.1 NMOS管 |
| 2.2.2 PMOS管 |
| 3 结论 |
（4）GaN基HEMT器件热电子效应及其寿命预测研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 GaN材料的性质 |
| 1.2 GaN基HEMT器件的研究进展 |
| 1.3 GaN基HEMT器件热电子效应及其寿命预测的相关研究 |
| 1.4 论文研究内容和论文安排 |
| 第二章 GaN基 HEMT器件的电学性质、工作机理及制备工艺 |
| 2.1 AlGaN/GaN异质结材料的特性 |
| 2.1.1 GaN基材料的极化效应 |
| 2.1.2 AlGaN/GaN异质结中的二维电子气 |
| 2.2 GaN基 HEMT器件工作原理与性能参数 |
| 2.2.1 AlGaN/GaN HEMT的工作原理 |
| 2.2.2 AlGaN/GaN HEMT的特性参数 |
| 2.3 GaN基 HEMT器件的制备工艺 |
| 2.4 本章小结 |
| 第三章 GaN HEMT器件热电子效应的仿真研究 |
| 3.1 Sentaurus TCAD仿真软件介绍 |
| 3.2 仿真软件的物理模型 |
| 3.2.1 器件仿真的基本物理模型 |
| 3.2.2 GaN HEMT热电子应力仿真涉及的关键物理模型 |
| 3.3 仿真方案介绍 |
| 3.3.1 GaN HEMT仿真模型的器件结构与网格划分 |
| 3.3.2 GaN HEMT器件仿真模型的基本特性 |
| 3.3.3 GaN HEMT器件的热电子应力条件 |
| 3.4 GaN缓冲层陷阱对HEMT器件热电子效应的影响 |
| 3.4.1 缓冲层陷阱浓度对HEMT器件热电子效应的影响 |
| 3.4.2 缓冲层陷阱能级对HEMT器件热电子效应的影响 |
| 3.5 AlGaN势垒层陷阱对HEMT器件热电子效应的影响 |
| 3.5.1 势垒层陷阱浓度对HEMT器件热电子效应的影响 |
| 3.5.2 势垒层陷阱能级对HEMT器件热电子效应的影响 |
| 3.6 表面态陷阱对HEMT器件热电子效应的影响 |
| 3.6.1 表面态陷阱浓度对HEMT器件热电子效应的影响 |
| 3.6.2 表面态陷阱能级对HEMT器件热电子效应的影响 |
| 3.7 本章小结 |
| 第四章 AlGaN/GaN HEMT器件寿命预测研究 |
| 4.1 GaN HEMT器件的失效分析 |
| 4.1.1 GaN HEMT的失效模式 |
| 4.1.2 GaN HEMT的失效标准 |
| 4.2 器件寿命预测的理论基础 |
| 4.2.1 Weibull分布函数及理论 |
| 4.2.2 加速寿命试验原理简介 |
| 4.2.3 寿命预测的加速寿命模型 |
| 4.3 GaN HEMT器件加速寿命试验 |
| 4.3.1 加速寿命试验方案 |
| 4.3.2 失效数据处理 |
| 4.3.3 GaN HEMT器件寿命预测 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）新型MOSFET和TFET器件的辐照可靠性研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 总剂量效应研究 |
| 1.1.2 单粒子效应研究 |
| 1.2 SOI MOSFET的辐照可靠性研究 |
| 1.2.1 SOI MOSFET器件的发展 |
| 1.2.2 SOIMOSFET器件的辐照可靠性研究 |
| 1.3 纳米级MOSFET的辐照可靠性研究 |
| 1.3.1 纳米级MOSFET器件的发展 |
| 1.3.2 纳米级MOSFET器件的辐照可靠性研究 |
| 1.4 隧穿场效应晶体管的可靠性研究 |
| 1.4.1 隧穿场效应晶体管的发展背景 |
| 1.4.2 隧穿场效应晶体管的几种典型可靠性研究 |
| 1.4.3 隧穿场效应晶体管的辐照效应可靠性研究 |
| 1.5 文章的主要研究目的和内容安排 |
| 1.5.1 研究思路 |
| 1.5.2 论文结构 |
| 第二章 H形栅PDSOI MOS器件总剂量效应研究 |
| 2.1 PDSOI NMOS器件阈值电压辐照损伤机理研究 |
| 2.1.1 实验方案 |
| 2.1.2 PDSOI器件不同辐照偏置下阈值电压失效模式 |
| 2.2 PDSOI NMOS器件剂量率效应的退化机理研究 |
| 2.2.1 PDSOI器件阈值电压的剂量率效应 |
| 2.2.2 PDSOI器件前栅输出特性的剂量率效应 |
| 2.2.3 不同辐照偏置条件下体电流的剂量率效应 |
| 2.3 辐照效应对PDSOI NMOS器件频率特性的影响 |
| 2.3.1 PDSOI器件前、背栅跨导的退化机理研究 |
| 2.3.2 PDSOI器件背栅跨导的剂量率效应 |
| 2.3.3 PDSOI器件输出特性的退化机理研究 |
| 2.4 本章小结 |
| 第三章 纳米级MOSFET器件的总剂量效应研究 |
| 3.1 Sentaurus TCAD仿真工具介绍 |
| 3.2 65nm MOS器件的总剂量效应仿真 |
| 3.2.1 器件仿真模型的建立 |
| 3.2.2 寄生结构对 65nm MOS器件总剂量效应的影响研究 |
| 3.3 65nm MOS器件总剂量辐照可靠性实验分析 |
| 3.3.1 实验方案 |
| 3.3.2 实验结果分析 |
| 3.4 敏感参数对 65nm MOS器件总剂量辐照效应影响研究 |
| 3.4.1 不同沟道宽长比对器件辐照失效模式的影响研究 |
| 3.4.2 halo掺杂与高k栅介质对器件辐照退化损伤的影响研究 |
| 3.5 本章小结 |
| 第四章 SOI MOS器件的单粒子翻转效应研究 |
| 4.1 基于H形栅PDSOI MOS器件 6T SRAM电路单粒子效应研究 |
| 4.1.1 3D-H形栅PDSOI MOS器件模型建立 |
| 4.1.2 基于PDSOI MOS器件 6T SRAM单粒子翻转效应研究 |
| 4.1.3 抗单粒子效应SOI MOS器件 6T SRAM电路加固设计 |
| 4.2 基于的PDSOI和FDSOI MOS器件单粒子翻转效应比较研究 |
| 4.2.1 SOI NMOS器件仿真模型 |
| 4.2.2 电路级仿真的建立和结果分析 |
| 4.3 本章小结 |
| 第五章 L形沟道TFET器件单粒子瞬态效应研究 |
| 5.1 栅向衬底嵌入结构TFET器件的电特性仿真研究 |
| 5.1.1 器件模型的参数设置 |
| 5.1.2 仿真物理模型 |
| 5.1.3 L形和U形沟道TFET电特性研究 |
| 5.2 LTFET器件单粒子效应仿真研究 |
| 5.2.1 器件建立仿真模型 |
| 5.2.2 单粒子效应仿真模型建立 |
| 5.2.3 LTFET的单粒子效应机制数值分析 |
| 5.3 不同因素对LTFET器件单粒子效应的影响研究 |
| 5.3.1 不漏极偏置对LTFET器件SEE表征参数的影响 |
| 5.3.2 重离子的入射位置对LTFET器件SEE表征参数的影响研究 |
| 5.3.3 离子入射深度对LTFET器件SEE表征参数的影响研究 |
| 5.4 本章小结 |
| 第六章 总结和展望 |
| 6.1 研究结论 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）0.18μm部分耗尽SOI H形栅NMOSFET常温下热载流子效应的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 课题研究的意义 |
| 1.1.2 集成电路可靠性问题 |
| 1.2 本课题的研究进展 |
| 1.2.1 热载流子效应研究进展 |
| 1.2.2 SOI技术 |
| 1.2.3 SPICE模型介绍与模型提取流程 |
| 1.3 本文主要内容 |
| 1.4 课题研究路径与工作流程 |
| 第二章 热载流子效应模型 |
| 2.1 热载流子效应 |
| 2.2 热载流子效应的应力偏置分区 |
| 2.3 幸运电子模型 |
| 2.3.1 体硅中的幸运电子模型 |
| 2.3.2 SOI中的幸运电子模型 |
| 2.3.3 热载流子效应模型的修正 |
| 2.4 提参建模的数据筛选方法 |
| 第三章 SOI CMOS器件热载流子效应的测试方法 |
| 3.1 试验平台 |
| 3.1.1 工艺平台 |
| 3.1.2 测试平台 |
| 3.1.3 样品的选择与制备 |
| 3.2 加速应力试验 |
| 3.2.1 应力偏压条件的确定 |
| 3.2.2 加速应力试验的操作 |
| 3.2.3 加速应力试验的干扰 |
| 3.3 加速应力试验的初步结果 |
| 第四章 SOI CMOS器件热载流子效应的提参与建模 |
| 4.1 SOI CMOS器件热载流子效应的模型 |
| 4.1.1 参数退化与应力加速时间(t)的关系 |
| 4.1.2 参数变化与器件沟宽(W)的关系 |
| 4.1.3 阈值电压(V_(th))退化模型 |
| 4.1.4 0.18μm PD SOI H形栅NMOSFET的热载流子模型 |
| 4.2 TCAD模型失效机理分析 |
| 4.3 模型的验证 |
| 第五章 结论与展望 |
| 5.1 结论 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间发表的论文与研究成果 |
（9）类SOI体硅MOSFET器件新结构与模拟研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 SOI技术的优势 |
| 1.2 SOI技术的缺陷 |
| 1.3 类SOI技术的国内外研究状况 |
| 1.4 本文的主要研究内容 |
| 第2章 类SOI体硅MOSFET器件结构原理与设计 |
| 2.1 引言 |
| 2.2 器件结构参数及工艺设计 |
| 2.2.1 器件结构与参数设计 |
| 2.2.2 工艺流程 |
| 2.3 器件仿真结构建立 |
| 2.4 本章小结 |
| 第3章 SLBS NMOSFET的基本特性与短沟道效应研究 |
| 3.1 引言 |
| 3.2 SLBS NMOSFET器件结构和基本特性 |
| 3.2.1 SLBS NMOSFET的结构参数 |
| 3.2.2 SLBS NMOSFET的SiC层耗尽研究 |
| 3.2.3 SLBS与SOI NMOSFET基本特性仿真所用模型 |
| 3.2.4 SLBS与SOI NMOSFET的基本特性对比 |
| 3.3 短沟道效应 |
| 3.4 体偏置效应 |
| 3.5 本章小结 |
| 第4章 SLBS NMOSFET的自加热与单粒子辐照效应研究 |
| 4.1 引言 |
| 4.2 自加热效应 |
| 4.2.1 自加热效应的基本原理 |
| 4.2.2 自加热效应的仿真模型 |
| 4.2.3 边界条件 |
| 4.2.4 自加热效应仿真结果分析 |
| 4.3 单粒子辐射效应 |
| 4.3.1 单粒子效应原理 |
| 4.3.2 单粒子效应仿真模型 |
| 4.3.3 单粒子效应仿真结果分析 |
| 4.4 本章小结 |
| 第5章 SLBS MOSFET的热载流子与NBTI效应研究 |
| 5.1 引言 |
| 5.2 热载流子效应 |
| 5.2.1 热载流子效应的基本原理 |
| 5.2.2 热载流子效应的仿真模型 |
| 5.2.3 热载流子效应的仿真结果分析 |
| 5.3 NBTI效应 |
| 5.3.1 NBTI效应的基本原理 |
| 5.3.2 模拟环境的建立 |
| 5.3.3 仿真结果分析 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（10）阶梯图形化SOI MOSFET器件及其可靠性模拟研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究对象、背景及意义 |
| 1.2 SOI MOSFET器件发展历程 |
| 1.3 SOI MOSFET器件研究现状 |
| 1.4 研究目的、方法与内容 |
| 第2章 LP SOI MOSFET器件的设计 |
| 2.1 LP SOI MOSFET器件设计基本思想 |
| 2.2 LP SOI MOSFET器件结构设计 |
| 2.3 LP SOI MOSFET器件工艺设计 |
| 2.4 本章小结 |
| 第3章 LP SOI MOSFET器件Kink效应的研究 |
| 3.1 SOI MOSFET器件Kink效应基本理论 |
| 3.2 2μm LP SOI MOSFET器件Kink效应研究 |
| 3.2.1 器件Kink效应的仿真 |
| 3.2.2 体接触位置对Kink效应的影响 |
| 3.2.3 体接触开口尺寸对Kink效应的影响 |
| 3.2.4 源/漏极位置对Kink效应的影响 |
| 3.3 200nm LP SOI MOSFET器件Kink效应研究 |
| 3.3.1 器件Kink效应的仿真 |
| 3.3.2 体接触位置对Kink效应的影响 |
| 3.3.3 体接触开口尺寸对Kink效应的影响 |
| 3.3.4 源/漏极位置对Kink效应的影响 |
| 3.4 40nm LP SOI MOSFET器件Kink效应研究 |
| 3.4.1 器件Kink效应的仿真 |
| 3.4.2 体接触位置对Kink效应的影响 |
| 3.4.3 体接触开口尺寸对Kink效应的影响 |
| 3.4.4 源/漏极位置对Kink效应的影响 |
| 3.5 LP SOI MOSFET器件与DSOI MOSFET器件Kink效应比较 |
| 3.6 本章小结 |
| 第4章 基于浮体效应的LP SOI MOSFET器件可靠性分析 |
| 4.1 LP SOI MOSFET器件自加热效应分析 |
| 4.1.1 自加热效应基本理论 |
| 4.1.2 器件自加热效应分析 |
| 4.2 LP SOI MOSFET器件ESD瞬时损伤效应分析 |
| 4.2.1 ESD瞬时损伤效应基本理论 |
| 4.2.2 ESD瞬时损伤效应分析 |
| 4.3 2μmLP SOI MOSFET与DSOI MOSFET载流子退化效应分析 |
| 4.3.1 热载流子退化效应基本理论 |
| 4.3.2 热载流子退化效应分析 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
四、沟道热载流子导致的SOI NMOSFET's的退化特性（论文参考文献）
- [1]高性能低功耗锗沟道场效应晶体管技术的研究[D]. 李骏康. 浙江大学, 2021(01)
- [2]28nm工艺PMOS器件累积辐照效应研究[D]. 王锐. 西安电子科技大学, 2020(05)
- [3]高k介质金属栅器件热载流子测试及其失效机理[J]. 周昊,蔡小五,郝峰,赵永. 半导体技术, 2020(04)
- [4]GaN基HEMT器件热电子效应及其寿命预测研究[D]. 李纲. 西安电子科技大学, 2019(02)
- [5]新型MOSFET和TFET器件的辐照可靠性研究[D]. 王倩琼. 西安电子科技大学, 2017(12)
- [6]0.18μm部分耗尽SOI H形栅NMOSFET常温下热载流子效应的研究[D]. 李宁. 中国科学院大学(工程管理与信息技术学院), 2016(10)
- [7]总剂量效应致0.13μm部分耗尽绝缘体上硅N型金属氧化物半导体场效应晶体管热载流子增强效应[J]. 周航,郑齐文,崔江维,余学峰,郭旗,任迪远,余德昭,苏丹丹. 物理学报, 2016(09)
- [8]电离辐射环境下的部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管可靠性研究·[J]. 周航,崔江维,郑齐文,郭旗,任迪远,余学峰. 物理学报, 2015(08)
- [9]类SOI体硅MOSFET器件新结构与模拟研究[D]. 贺晓雯. 哈尔滨工程大学, 2015(06)
- [10]阶梯图形化SOI MOSFET器件及其可靠性模拟研究[D]. 包梦恬. 哈尔滨工程大学, 2014(04)