一、高速模数转换电路动态性能测试（论文文献综述）
菅少晗[1]（2021）在《基于STM32的高速光敏信号采集系统设计》文中提出
刘月[2]（2021）在《光模数转换系统的性能研究》文中认为模数转换器（Analog to digital converter,ADC）是连接模拟信号与数字信号的桥梁。在信息处理过程中,模数转换器扮演着非常重要的角色,尤其在高速通信、雷达系统以及医学成像等领域,发挥着重要作用。然而,由于时间抖动以及比较器模糊等局限性,传统的电ADC很难满足现代通信系统对高采样速率和高转换精度这两个主要方面的需求。为了克服这些瓶颈,借助光子技术的模数转换方案成为模数转换领域热门的研究方向之一。目前已报道的多种光模数转换方案中,基于移相光量化的全光模数转换（OADC）方案具有结构简单等优势,且具有可集成的巨大潜力。因此,论文围绕基于移相光量化原理的光模数转换器展开了研究,从系统层面分析其性能及量化增强方案。论文的主要工作如下:（1）搭建了基于移相光量化的级联多模干涉耦合器（cascade step-size multimode interference coupler,CSS-MMI）型 OADC 的系统仿真平台及OADC性能测算平台。仿真分析了有效量化位数（effective number of bits,ENOB）为 3.32 bit（10个量化等级）的 OADC 的系统性能（采样光脉冲重复率为50 GHz,正弦模拟信号为7.11 GHz时）。通过分析各单元器件的误差对ENOB的影响,给出了当要求OADC保持ENOB大于等于3 bit时各个单元器件应达到的指标要求,对OADC芯片的整体设计具有重要指导意义。（2）提出了一种提高OADC量化位数的方案。与基于CSS-MMI的OADC方案相比,该方案在提高量化位数的同时,大大减少了系统中单元器件数量和输出端口数量,由此大大减小了系统复杂度。该方案采用一个1×4 MMI和一个3×5MMI实现了 5个通道的移相光量化,在此基础之上,通过增加一个并联的马赫曾德调制器（Mach-Zehndermodulator,MZM）并使其半波电压是前端用于采样的相位调制器的二倍,即可实现6个端口输出20个量化等级（ENOB为4.32 bit）的全光量化;而基于CSS-MMI的OADC则需要9个端口并只能输出18个量化等级（ENOB为4.17 bit）。通过对比上述新旧两种方案的系统性能表明,当ENOB下降1 bit时,所提新方案可容忍高达9.6%的采样脉冲幅度抖动和高达0.5 ps的采样脉冲时间抖动,以及16%的MMI输出通道功率不均衡度;相比之下,旧方案（CSS-MMI 9端口方案）仅能容忍5.3%的幅度抖动和0.4 ps的采样脉冲时间抖动,以及10.9%的MMI输出通道功率不均衡度。进一步验证了论文所提新方案的鲁棒性。
宋鑫宇[3]（2021）在《面向存算一体芯片的低功耗读出电路研究与设计》文中进行了进一步梳理基于非冯诺依曼架构的存算一体（Computing-In-Memory,CIM）芯片在处理卷积神经网络算法领域展现了独特的优势。该架构芯片的核心组成是存算器件构成的存算单元阵列,存算单元输入、处理和输出信号均为模拟信号,读出电路负责将存算单元以电流形式输出的运算结果进行取样量化。存算一体芯片意在突破冯诺依曼架构带来的访存功耗墙瓶颈,且该架构芯片中的阵列和读出电路具有高密度的寄生负载,因此面向存算一体芯片的低功耗读出电路研究与设计成为了一个重要的课题。本文设计的低功耗读出电路包括电流取样转换电路和模数转换器（Analog to Digital Converter,ADC）。读出电路的工作流程包括两个步骤,电流取样转换电路将存算单元的输出电流取样并转化成电压,模数转换器将电压量化输出。论文的主要工作内容如下:首先,研究存算一体芯片的应用领域及存算架构。卷积神经网络算法中,90%以上的运算都是矩阵乘法或加法运算,基于存算一体架构的芯片可以高效地在存算器件内实现该运算功能。读出电路负责将存算单元的运算结果量化输出,读出电路精度、速度、功耗和面积影响着存算一体芯片的运算精度,能耗比和集成度。综合考虑存算一体芯片对读出电路的需求,提出了基于新型电流取样转换电路和低功耗逐次逼近型（Successive Approximation Register,SAR）ADC的读出电路架构。接着,对新型电流取样转换电路展开设计。电流取样转换电路作为读出电路中的一个核心模块,负责将存算单元的电流信号取样并进行电流电压转换。本文设计的电流取样转换电路具有以下创新点:可以为存算单元的输出端提供稳定的钳位电压并进行高精度的电流取样;消除了复制电路中的器件靠近截止区带来的误差,支持在单电源系统中实现地轨输出的电流电压转换,下一级ADC无需再引入用来消除直流偏置的参考电压和缓冲电路;通过控制电路中的开关网络实现多量程的电压输出,可以根据存算单元数据稀疏度匹配ADC的动态范围。本文设计的电流取样转换电路有利于大规模的阵列集成,功耗主要由存算单元的输出电流决定。然后,设计一种8位5 MS/s的SAR ADC。SAR ADC作为读出电路中的另一个核心模块,负责将电流取样转换电路的模拟输出电压量化为数字信号,完成对存算单元信号的读出。在SAR ADC电路中,采样开关、比较器、模数转换器（Digital to Analog Converter,DAC）电容阵列基于模拟电路设计方法实现,采用带有自举电容的开关电路,消除采样保持的原始输入信号失真问题;采用具有较宽动态输入范围的比较器,引入预放大级和锁存结构,减小了SAR ADC的失调和功耗开销;采用电容上极板采样方式,减小了电容阵列的面积;SAR控制逻辑采用同步逻辑时序以适应不同速度的应用场合。最后,对读出电路进行版图设计及后仿验证。读出电路内核面积为80μm*90μm,在1.2 V工作电压下,带有寄生参数的读出电路后仿真结果为:读出电路整体功耗为85μW,信噪失真比为44.08 d B,无杂散动态范围达到了49.14 d B。结果表明,本文设计的读出电路具有低功耗,小面积和高精度的性能,符合存算一体芯片的应用需求。
王占扩[4]（2021）在《基于碳化硅器件的PWM整流器控制与保护》文中研究指明三相脉宽调制（PWM）整流器具有能量双向流动,功率因数灵活可控,电网侧电流正弦化,高质量直流电压等优点,被广泛地应用到可再生能源发电、高性能电机驱动等领域中。传统的PWM整流器单矢量模型预测直接功率控制开关频率不固定,电流总谐波失真高,为了取得更好的性能,需要更高的采样频率,从而耗费大量的计算时间。第三代宽禁带功率器件碳化硅金属氧化物场效应管（SiC MOSFET）可以大幅度提高PWM整流器的功率密度和效率,但功率器件的特性导致过流、短路故障处理难度增大。本文以提高PWM整流器控制性能及装置可靠性为研究目的,对基于模型预测的PWM整流器控制方法、SiC MOSFET的特性与保护进行了深入研究,主要工作和创新点包括:（1）针对传统的PWM整流器单矢量模型预测直接功率控制算法复杂,计算量大,电流谐波含量高的问题,提出一种改进的模型预测直接功率控制方法,仿真和实验验证了提出的方法的有效性。该方法在一个控制周期采用一个非零矢量和零矢量组合,采用优化的方法计算矢量作用时间,相比于传统单矢量模型预测控制,该方法计算量小,并降低了电感、电阻等参数变化对控制产生的影响。可以在更低的采样频率下获得与传统单矢量模型预测控制相似的动态性能,在相同采样频率下,网侧电流总谐波畸变和功率波动更低。（2）SiC MOSFET输出电流具有温度敏感性,在SiC MOSFET构建的PWM整流器中,传统的静态过流保护无法根据温度实时调节保护阈值,无法充分利用功率器件的效能,甚至出现保护失效。针对以上问题本文提出了一种变温度过流保护方法,并通过实验验证了方法的有效性。首先提取并拟合了 SiC MOSFET的最大电流、最大功耗等参数的变温度特性,然后设计了变温度过流保护电路和算法,实时采集壳温,根据壳温与最大电流的关系实时调整过流保护阈值,实现SiC MOSFET的变温度过流保护。实验表明,该方法相比于传统的静态过流保护,在提高PWM整流器的可靠性同时有效地提高了功率器件的利用率。（3）针对SiC MOSFET构建的PWM整流器半桥互补功率器件发生直通短路故障时,短路时间快、短路电流大,保护难度大的问题,提出了一种基于门极电压检测的SiC MOSFET直通短路保护方法,通过检测半桥互补SiC MOSFET的门极电压判断是否发生直通短路。实验表明,保护电路可以在0.2 μs内检测到短路故障并关闭功率器件,相比于退饱和短路保护,具有响应时间快,短路电流小的特点,对现有的平面栅和沟槽栅型SiC MOSFET均可提供有效的保护。提出的直通短路保护与VDS（ON）检测保护配合使用,可以实现PWM整流器的多种短路、过流保护,有效地提高装置的可靠性。
潘龙[5]（2021）在《12 Bits分段式逐次逼近型模/数转换器》文中研究指明近年来,模/数转换器已经被广泛应用于通信、仪表、生物医学、图像传感等各个领域。随着科学技术的发展与进步,人们对模/数转换器的性能:速度、精度、面积、功耗等提出了更高的要求。逐次逼近型模/数转换器（SAR ADC）相比于流水线型模/数转换器（Pipelined ADC）及过采样型模/数转换器（Sigma-Delta）,在速度和精度上均有较好的表现,此外由于其工作原理以及结构较为简单,功耗较低,面积较小等优点,目前已经在市场上占据较大份额,在仪器仪表,图像处理,数据采集中均有广泛应用。本文基于图像传感器应用需求,采用伪差分结构实现单端输入SAR ADC,对前一级驱动能力的要求大大减小。整体电路采用异步时序,提高了采样速度。采样电路摒弃了传统的MOS开关和CMOS开关,采用新型栅压自举技术,使得开关管栅源两端电压维持为电源电压的大小,开关的导通电阻（Ron）保持为一恒定值,大幅度提升采样网络的线性度。比较器采用轨对轨输入,前置运放与动态锁存器组合的架构,DAC电容阵列采用MIM电容,单位电容值为6.25f F。此外,为了追求更小的版图面积,还采用分段式电容阵列。逐次逼近寄存器采用真单相时钟（TSPC）D触发器设计,TSPC可应用于较高速场合,且结构比较简单。逻辑控制模块产生各个模块所需要的控制信号,主要作用是控制电容阵列下极板的接法。本文主要基于Cadence软件平台,采用0.18μm 1P4M CMOS工艺对SAR ADC进行设计。通过快速傅里叶变换,得到仿真结果:当采样频率为20MHz,SAR ADC动态性能为SFDR=76.34d B,THD=-76.15d B,SNR=73.85d B,SINAD=71.84d B,ENOB=11.64Bit。
丁留琼[6]（2021）在《可级联提高分辨率的ADC结构设计与验证》文中研究指明无线通信、航空航天和智能检测等领域的快速发展对模数转换器（ADC）提出了高分辨率、高转换速度的要求。在成熟结构的ADC中,逐次逼近型（SAR）ADC、增量-累加（Σ-Δ）ADC是高分辨率模数转换器的代表,其分辨率可以做到20位以上,但转换速度仅在KSPS级别;全并行（FLASH）ADC可以做到GSPS的转换速度,但其分辨率较难达到8位以上。流水线型（PIPELINE）ADC结构是对全并行ADC低分辨的一种改进,但在高转换速度的条件下,其分辨率仍难做到16位以上。传统两步式子区间结构将模数转换过程分为粗转换和细转换两个过程,也是一种对全并行结构的改进,但分辨率提升不明显以及庞大的电阻分压网络限制了其发展。鉴于成熟架构的ADC在分辨率和转换速度上各有侧重点,本文对模数转换器结构进行了一定改进,提出了两种高分辨率和高转换速率并举的高性能可级联结构ADC的设计。本文在传统流水线型ADC结构的基础上,提出了一种对其MDAC模块改进的余量传递型级联结构,此种结构不使用级间放大器并用结构简单的开关选通阵列替代复杂结构的DAC模块,减小了系统复杂度和噪声引入,使得级联结构ADC系统在动态特性和功耗、面积方面均有改善。采用基于Verilog-A的理想器件模型对两级、三级和四级级联结构ADC系统进行了建模和仿真,说明了结构的可行性。本文还提出了一种子区间参考电压传递型级联结构ADC,此种结构在传统两步式子区间ADC的基础上对其分压电阻网络规模进行了改进,此外还增加了级间传输量和级间同步电路的设计,使得此结构还具备传统两步式子区间结构所不具备的可扩展性。仍用基于Verilog-A的理想器件模型对两级、三级和四级系统进行了建模和功能仿真,说明了该结构比余量传递型更具备速度和转换精度优势。在验证了子区间参考电压传递型级联结构可行性的基础上,采用基于0.18um工艺的CMOS技术设计了转换速率为50MSPS的两级16位系统,进行了功能仿真和动态特性仿真并对关键电路模块进行了版图设计。仿真结果为:信噪比（SNR）约为107.58dB,信噪失真比（SINAD）约为89.05dB,无杂散动态范围（SFDR）约为98.38dBc,总谐波失真约为0.0035%,有效分辨率（ENOB）达到14.49bit。
刘源[7]（2021）在《一种高速高精度逐次逼近ADC的研究与设计》文中指出随着物联网时代的即将到来,自动驾驶、智能视觉等领域逐渐发展起来。CMOS图像传感器作为这些领域重要的一双“眼睛”,如何提高CMOS图像传感器的帧率和分辨率就成了如今学术界以及产业界研究的热点。模数转换器（ADC）作为CMOS图像传感器中的重要模块,它的速度与精度直接决定了CMOS图像传感器的性能。随着集成电路制程工艺的越来越先进,逐次逼近ADC（SAR ADC）与流水线ADC（Pipelined ADC）以及Sigma-Delta ADC等相比,它不需要复杂设计,消耗的功耗比较小,芯片版图面积小,另外逐次逼近ADC具有中高精度以及中等的速度。所以从总体上看,逐次逼近ADC是比较适用于现在的CIS的研究与设计。本文基于CMOS图像传感器应用背景,使用HLMC 55纳米的制程工艺,研究了一种逐次逼近ADC,它的精度是12位,速度是120KS/s。本论文研究了逐次逼近ADC的常见结构,其核心模块电路包括三个部分,本文也是主要讲述了这三个部分电路的设计。在进行DAC电路的设计时,分析了分段电容型逐次逼近ADC的优缺点。确定了差分两步结构DAC电容阵列,将电容阵列分为高6位组以及低6位组,按照上下排列的位置,分别耦合在比较器的正相端与反相端。针对于采样开关,本文使用了栅压自举的电路结构,比较有效的减小采样误差。对于整体SAR ADC系统来说,DAC的设计减小了芯片的面积与功耗。在设计比较器时,使用一种新结构的可再生比较器,节省了比较过程消耗的能量,提高了比较速度。在对SAR逻辑控制电路设计时,研究了多种类型触发器,最终采用了一种新型逻辑单元,只有高6位组的电容参与了对输入信号的采样,低6位组的电容没有参与,有效的降低了电路的功耗并且提高了电路的工作速度。设计完主要的电路模块以后,对整个逐次逼近SAR ADC进行仿真。测试ADC的DNL为-0.3/0.3LSB,INL为-0.3/0.42LSB,具有良好的静态性能。整个逐次逼近ADC采用双电源供电,数字部分是1.5V,模拟部分是3.3V,系统的时钟频率为2MHz。前仿结果表示,在输入摆幅为1.65V,频率为585.94Hz的正弦波信号,采样率为120KHz的情况下,ENOB是11.78位,具有良好的动态性能。
马宁宇[8]（2021）在《光纤布里渊传感器采集控制硬件设计》文中研究表明光纤传感器起源于上世纪70年代,自诞生以来就是光学、电子领域的前沿研究内容。由于其在机械、电子仪器仪表、航天航空、石油、化工、食品安全等领域的生产过程自动控制、在线检测、故障诊断等方面的重要用途,各国都在研制成本更低、精度和分辨率更高的光纤传感器系统。本项目研究的光纤传感器基于光纤布里渊散射,相比于其他光纤传感器,具有测量距离长、空间分辨率高、测温精度高的特点。同时,布里渊光纤传感器的系统复杂,需要硬件、软件光学系统和算法的支撑才能达到最佳表现。在硬件系统中,模数转换系统和FPGA承担了系统中最关键的数据采集、数据处理角色,直接关系到分辨率、精度、性能等最重要的参数,在整个系统中成本最高。论文以FPGA为核心,开发了光纤布里渊传感器采集控制模块,设计了4路250Mbps、14bit模数转换的软件和硬件,在FPGA中通过仿真单片机实现对高速AD芯片的配置和监控,实现了对传感信号的高速实时采集。
刘洪珂[9]（2020）在《基于激光扫描法的FBG解调系统研制及性能测试研究》文中指出在交通运输行业,桥梁、高铁、轨道等结构的振动监测是重要的研究课题,是保障交通安全的重要一环。传感器的选用,直接决定了物理量检测的能力和效果。自1978年光纤光栅问世以来,光纤布拉格光栅传感器就成为传感检测领域的重要研究对象,并在技术的不断发展中得到了广泛的应用。如今光纤光栅传感器在应用于振动等物理量检测时具有诸多传统传感器所不具备的优势,具有较好的应用前景。同时,在实际工程中使用精确、稳定、快速、可靠且成本低廉的光纤光栅解调系统是保证其良好应用的重要前提。本文通过对基于激光扫描法的解调系统的分析、研制和测试,并在该系统的性能测试中验证了 FBG传感技术的良好效果。本文首先阐述了光纤布拉格光栅传感器的基本原理,对几种重要、常见的光纤布拉格光栅传感解调方案进行了研究和对比。对光纤布拉格光栅应用中的波长峰值计算、复用技术等关键技术进行了研究分析,确定了基本的技术方案。随后,本文设计了基于激光扫描法的光纤布拉格光栅解调系统,详细地介绍了该系统硬、软件的设计过程。文中对重要的激光器驱动电路和基于PID调节的温度控制电路做了详细的分析计算,在分析设计激光器驱动电流源时采用了一种反馈分析法,以确定该电路的稳定性。在嵌入式软硬件方面使用了 FPGA+NiosⅡ的底层设计架构,采用了 Verilog+C语言的开发工具,设计了各功能模块的驱动程序、激光器标定程序以及波长计算程序等。使用Labview工具进行了上位机程序的设计和应用,成功完成了通信、显示等各项基本功能。最后,本文对解调系统进行了简单的测试,验证系统的解调范围达到1528nm～1568nm,解调速度为1kHz,解调结果与SM125之间误差约5pm,检测效果较为理想。本文最后将系统应用在振动检测中,检测效果良好。通过本文的设计和研究,可以确定该方法下的光纤布拉格光栅传感解调系统能够较好进行实际应用,同时大大缩减了项目成本。
岑懿群[10]（2020）在《红外焦平面数字化读出电路关键技术的研究》文中研究指明随着红外焦平面向大规模、高分辨率的方向发展,红外焦平面读出电路逐渐趋向数字化,具有更灵活的工作方式和更强的信号处理功能,其中片上实现模数转换功能是红外焦平面数字化的核心。在读出电路内集成模数转换电路,能避免模拟信号在芯片间传输时引入的干扰,减少噪声,同时提高了信号的传输速度。片上实现模数转换为红外焦平面读出电路中集成更多的数字图像处理功能提供了基础,是数字化红外焦平面发展的一个重要研究方向。本课题对制冷型红外焦平面数字化读出电路的关键技术进行了研究,实现了红外焦平面片上模数转换、多功能数字控制和高速传输的数字接口。基于Global Foundries CMOS 0.18μm 1P6M 3.3/1.8V的工艺,完成了红外焦平面读出电路的设计与仿真、版图的设计与后仿真,及流片验证。针对红外焦平面读出电路的低温（77K）工作环境,分析了低温对MOSFET器件的影响,开展了低温CMOS工艺参数提取,修正了BSIM3v3仿真模型。基于修正的低温仿真模型,实现了基准电流源、积分输入级等模拟电路的低温仿真。通过分析红外焦平面读出电路片上集成模数转换器（ADC）的系统结构和具体算法,结合红外焦平面单元面积的限制,确定了读出电路片上集成像素级单斜率积分型ADC的结构。在单斜率积分型ADC中,提出了一种基于连续积分型的斜坡发生器,提升了斜坡电压输出线性度;设计了基于混合电压源的两级开环比较器,有效降低功耗,传输延时变化小于3ns。针对像素级ADC,提出了单元电路内集成比较器和锁存器、行共享斜坡发生器和计数器的结构,实现了14bit ADC,仿真得到动态有效位数为13.96bit。读出电路数字控制模块中,设计了基于时钟双边沿触发的格雷码计数器,有效减少了计数周期,提高了ADC的转换速率,并适合不同的计数长度,可应用于不同规模的焦平面数字控制。数字控制模块内部生成工作时序,实现了行列多种扫描模式,数字信号的串行输出以及测试时序的输出,提高了焦平面的灵活性和集成度,减少电路端口数。读出电路的输入输出数字信号采用低电压摆幅差分信号（LVDS）接口,数字信号的传输速度可达500MHz。搭建了数字化读出电路的软硬件测试平台,测试得到ADC转换速率为12.21k S/s,在100MHz时钟下,14位数字信号读出速率为7.14MHz。77K低温下,ADC动态性能的有效分辨率为11.47bit;静态性能采用过采样测试方法得到无误码分辨率达13.94bit,最大微分非线性小于1LSB,最大积分非线性小于1.5LSB;ADC在2V量程下最小分辨电压为122μV。与红外探测器互连后电路的线性度优于99.99%,读出电路等效噪声为0.51m V。集成像素级单斜率积分型ADC的读出电路适合应用于红外探测器的信号读出,为发展大面阵红外焦平面数字化读出电路提供了技术基础。
二、高速模数转换电路动态性能测试（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、高速模数转换电路动态性能测试（论文提纲范文）
（2）光模数转换系统的性能研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 光模数转换的研究概况 |
| 1.2.1 光电混合模数转换技术的研究现状 |
| 1.2.2 全光模数转换技术的研究现状 |
| 1.3 光模数转换系统的性能指标和测试方法 |
| 1.3.1 OADC的性能指标 |
| 1.3.2 OADC性能的测试方法 |
| 1.4 论文结构安排 |
| 第二章 基于CSS-MMI的光模数转换器的系统模型研究 |
| 2.1 基于CSS-MMI的光模数转换系统的原理 |
| 2.2 重频光脉冲对系统的性能影响分析 |
| 2.2.1 脉冲幅度波动对系统影响的分析及仿真结果 |
| 2.2.2 脉冲时间抖动和脉冲宽度对系统影响的分析及仿真结果 |
| 2.3 电光调制器对系统的性能影响分析 |
| 2.3.1 电光调制器的高频特性对系统影响的分析及仿真结果 |
| 2.3.2 电光调制器的温漂对系统影响的分析及仿真结果 |
| 2.4 MMI量化器对系统的性能影响分析 |
| 2.4.1 MMI通道不均衡对系统影响的分析及仿真结果 |
| 2.4.2 MMI移相偏差对系统影响的分析及仿真结果 |
| 2.5 光电探测器对系统的性能影响分析 |
| 2.6 阈值比较器对系统的性能影响分析 |
| 2.6.1 参考电压抖动对系统影响的分析及仿真结果 |
| 2.6.2 最小识别电压精度对系统影响的分析及仿真结果 |
| 2.6.3 PLL的相位噪声对系统的性能影响分析 |
| 2.7 本章小结 |
| 第三章 基于MMI的光模数转换器量化位数增强技术研究 |
| 3.1 系统原理 |
| 3.2 仿真系统的分析和建模 |
| 3.3 系统性能分析 |
| 3.3.1 全光采样模块对系统性能影响的分析与仿真结果 |
| 3.3.2 全光量化模块对系统性能影响的分析与仿真结果 |
| 3.3.3 电输入和电数字输出对系统性能影响的分析与仿真结果 |
| 3.4 本章小结 |
| 第四章 总结与展望 |
| 4.1 总结 |
| 4.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间取得的研究成果 |
（3）面向存算一体芯片的低功耗读出电路研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究发展与现状 |
| 1.3 本文研究内容和架构 |
| 第二章 存算一体芯片及低功耗读出电路的概述 |
| 2.1 存算一体芯片架构 |
| 2.1.1 存算一体架构的应用 |
| 2.1.2 存算一体架构的分类 |
| 2.2 读出电路架构 |
| 2.2.1 电流取样转换电路的结构 |
| 2.2.2 模数转换器的分类 |
| 2.2.3 模数转换器的性能 |
| 2.3 低功耗读出电路的设计方法 |
| 2.3.1 低功耗读出电路的结构选择 |
| 2.3.2 低功耗读出电路的设计流程 |
| 2.4 本章小结 |
| 第三章 电流取样转换电路的设计 |
| 3.1 电流取样转换电路的整体架构 |
| 3.2 电流取样转换电路的关键模块设计 |
| 3.3 电流取样转换电路的工作流程 |
| 3.4 本章小结 |
| 第四章 逐次逼近型模数转换器的设计 |
| 4.1 逐次逼近型模数转换器的整体架构 |
| 4.2 采样开关的设计 |
| 4.3 动态锁存比较器的设计 |
| 4.3.1 比较器结构分析 |
| 4.3.2 比较器精度仿真 |
| 4.4 DAC电容阵列的设计 |
| 4.4.1 单位电容的确定 |
| 4.4.2 电容的开关方案 |
| 4.5 SAR控制逻辑电路的设计 |
| 4.6 本章小结 |
| 第五章 读出电路系统前仿真与验证 |
| 5.1 电流取样转换电路的性能仿真与分析 |
| 5.1.1 电流取样转换电路仿真平台 |
| 5.1.2 电流取样转换电路性能分析 |
| 5.2 逐次逼近型模数转换器的性能前仿真与分析 |
| 5.2.1 SAR ADC整体仿真平台 |
| 5.2.2 SAR ADC性能仿真 |
| 5.3 读出电路系统前仿真与分析 |
| 5.3.1 读出电路系统仿真平台 |
| 5.3.2 读出电路整体性能分析 |
| 5.4 本章小结 |
| 第六章 版图设计与后仿真 |
| 6.1 版图设计 |
| 6.1.1 关键模拟模块版图设计 |
| 6.1.2 数字模块版图设计 |
| 6.1.3 读出电路整体版图 |
| 6.2 读出电路版图验证与后仿真 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 附录:作者在攻读硕士学位期间取得的成果 |
（4）基于碳化硅器件的PWM整流器控制与保护（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 引言 |
| 1.1 课题的研究意义及背景 |
| 1.2 PWM整流器控制研究现状 |
| 1.2.1 PWM整流器的控制结构 |
| 1.2.2 PWM整流器控制策略研究现状 |
| 1.3 PWM整流器功率器件研究现状 |
| 1.3.1 PWM整流器功率器件的发展 |
| 1.3.2 SiC MOSFET控制与保护研究现状 |
| 1.4 本文主要内容 |
| 2 PWM整流器数学模型及运行原理 |
| 2.1 引言 |
| 2.2 三相PWM整流器数学模型 |
| 2.2.1 三相静止坐标系下的数学模型 |
| 2.2.2 两相静止坐标系下的PWM整流器数学模型 |
| 2.2.3 三相PWM整流器在两相同步旋转坐标系下的数学模型 |
| 2.2.4 三相PWM整流器复矢量数学模型 |
| 2.3 三相PWM整流器运行原理分析 |
| 2.3.1 三相PWM整流器开关模式 |
| 2.3.2 SVPWM调制下的工作模式分析 |
| 2.4 本章小结 |
| 3 三相PWM整流器模型预测控制研究 |
| 3.1 引言 |
| 3.2 基于瞬时功率的三相PWM整流器数学模型 |
| 3.3 双矢量模型预测直接功率控制 |
| 3.3.1 最优矢量选择 |
| 3.3.2 矢量作用时间计算及其优化 |
| 3.3.3 系统参数变化对控制的影响 |
| 3.4 功率器件开关控制及延时补偿 |
| 3.4.1 减少开关动作 |
| 3.4.2 控制延时补偿 |
| 3.5 仿真和实验结果 |
| 3.5.1 仿真结果 |
| 3.5.2 实验测试 |
| 3.6 本章小结 |
| 4 PWM整流器功率器件变温度特性及过流保护研究 |
| 4.1 引言 |
| 4.2 人工神经网络与多项式模型 |
| 4.2.1 人工神经网络模型 |
| 4.2.2 多项式模型 |
| 4.3 SiC MOSFET变温度特性 |
| 4.3.1 样本数据的获取与拟合模型构建 |
| 4.3.2 阈值电压变温度特性 |
| 4.3.3 导通电阻变温度特性 |
| 4.3.4 最大功耗变温度特性 |
| 4.3.5 最大输出电流变温度特性 |
| 4.4 PWM整流器变温度过流保护研究 |
| 4.4.1 变温过流度保护机理 |
| 4.4.2 变温度过流保护电路设计 |
| 4.4.3 变温度过流保护算法设计 |
| 4.5 实验验证 |
| 4.6 本章小结 |
| 5 PWM整流器功率器件短路特性及短路保护研究 |
| 5.1 引言 |
| 5.2 SiC MOSFET短路特性分析 |
| 5.2.1 SiC MOSFET开关过程波形分析 |
| 5.2.2 SiC MOSFET短路测试平台设计 |
| 5.2.3 SiC MOSFET短路特性试验及分析 |
| 5.2.4 主电路杂散参数等对短路特性的影响 |
| 5.3 PWM整流器短路保护研究 |
| 5.3.1 桥式电力电子装置短路机理分析 |
| 5.3.2 基于导通压降检测的短路保护电路设计 |
| 5.4 基于门极电压检测的直通短路保护电路设计 |
| 5.4.1 直通短路检测原理 |
| 5.4.2 直通短路保护电路设计 |
| 5.4.3 直通保护实验 |
| 5.5 本章小结 |
| 6 结论 |
| 6.1 研究结论 |
| 6.2 研究展望 |
| 参考文献 |
| 作者简历及在学研究成果 |
| 学位论文数据集 |
（5）12 Bits分段式逐次逼近型模/数转换器（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究工作内容与结构安排 |
| 2 模/数转换器概述 |
| 2.1 模/数转换器的基本工作原理 |
| 2.2 ADC的主要性能参数简介 |
| 2.2.1 静态参数 |
| 2.2.2 动态参数 |
| 2.3 常见ADC结构及优缺点 |
| 2.3.1 流水线型模/数转换器 |
| 2.3.2 Sigma-Delta型模/数转换器 |
| 2.3.3 逐次逼近型模/数转换器 |
| 2.4 本章小结 |
| 3 SAR ADC技术分析 |
| 3.1 SAR ADC工作原理 |
| 3.2 数/模转换器(DAC)架构分析与设计 |
| 3.2.1 电压缩放型DAC |
| 3.2.2 电流缩放型DAC |
| 3.2.3 电荷重分配型DAC |
| 3.2.4 电容阵列常见开关时序 |
| 3.3 SAR ADC误差源分析 |
| 3.3.1 数模转换器(DAC)电容阵列的失配 |
| 3.3.2 采样开关的非线性 |
| 3.3.3 比较器的失调 |
| 3.4 本章小结 |
| 4 12 Bits单端输入SAR ADC电路设计 |
| 4.1 SAR ADC整体架构设计 |
| 4.2 采样/保持电路设计 |
| 4.2.1 采样开关设计技术 |
| 4.2.2 采样/保持电路(S/H)的实现 |
| 4.3 电容阵列DAC的实现 |
| 4.3.1 单位电容的选取 |
| 4.3.2 DAC的设计与仿真 |
| 4.4 比较器模块的研究与设计 |
| 4.4.1 比较器工作原理 |
| 4.4.2 比较器常用架构 |
| 4.4.3 本文比较器电路设计 |
| 4.5 SAR ADC时序设计 |
| 4.6 逐次逼近控制逻辑电路设计 |
| 4.7 本章小结 |
| 5 SAR ADC电路仿真及版图设计 |
| 5.1 Matlab行为级建模 |
| 5.2 整体电路仿真 |
| 5.3 动态性能分析 |
| 5.4 整体电路版图设计 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 结论 |
| 参考文献 |
| 致谢 |
（6）可级联提高分辨率的ADC结构设计与验证（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 论文的研究背景与意义 |
| 1.2 高性能ADC国内外研究现状 |
| 1.3 本文的主要工作及创新点 |
| 第二章 级联结构ADC性能参数和系统理论介绍 |
| 2.1 ADC的性能参数介绍 |
| 2.1.1 静态参数 |
| 2.1.2 动态参数 |
| 2.2 相关ADC的结构介绍 |
| 2.2.1 全并行(FLASH)结构 |
| 2.2.2 两步式(TWO-STEP)ADC |
| 2.2.3 两步式子区间(TWO-STEP SUBRANGING)ADC |
| 2.2.4 流水线型(PIPELINE)ADC |
| 2.3 级联结构ADC概述 |
| 2.3.1 余量传递型级联结构ADC概述 |
| 2.3.2 子区间参考电压传递型级联结构ADC概述 |
| 2.4 本章小结 |
| 第三章 级联结构行为级建模与仿真 |
| 3.1 硬件描述语言Verilog-A |
| 3.2 余量传递型级联结构行为级建模与仿真 |
| 3.2.1 系统方案说明 |
| 3.2.2 系统行为级建模与仿真 |
| 3.2.2.1 采样保持电路 |
| 3.2.2.2 FLASH结构模数转换电路 |
| 3.2.2.3 开关选通电路 |
| 3.2.2.4 减法器电路 |
| 3.2.2.5 同步电路 |
| 3.2.2.6 整体电路仿真 |
| 3.3 余量传递型级联结构的一种改进方法 |
| 3.4 子区间参考电压传递型级联结构行为级建模及仿真 |
| 3.4.1 系统方案说明 |
| 3.4.2 系统行为级建模与仿真 |
| 3.4.2.1 同步电路 |
| 3.4.2.2 级间参考电压选择电路 |
| 3.4.2.3 整体电路仿真 |
| 3.5 方案对比分析 |
| 3.6 本章小结 |
| 第四章 子区间参考电压传递型级联结构子级设计 |
| 4.1 采样保持电路设计 |
| 4.1.1 热噪声 |
| 4.1.2 采样开关 |
| 4.1.3 采样保持电路整体仿真 |
| 4.2 分压比较电路设计 |
| 4.2.1 电阻分压网络 |
| 4.2.2 比较器电路设计 |
| 4.2.2.1 前置预放大器 |
| 4.2.2.2 再生锁存器 |
| 4.2.2.3 输出锁存器 |
| 4.2.2.4 完整比较器仿真 |
| 4.3 级间参考电压选通电路 |
| 4.3.1 选通码产生电路设计 |
| 4.4 同步电路 |
| 4.5 二进制编码电路 |
| 4.6 本章小结 |
| 第五章 子区间参考电压传递型级联结构仿真与版图设计 |
| 5.1 瞬态功能仿真验证 |
| 5.2 动态特性验证 |
| 5.3 版图设计 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
（7）一种高速高精度逐次逼近ADC的研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本论文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 逐次逼近ADC概述 |
| 2.1 CMOS图像传感器中ADC的集成形式 |
| 2.2 逐次逼近ADC的基本结构 |
| 2.3 逐次逼近ADC的工作原理 |
| 2.4 ADC主要性能参数 |
| 2.4.1 静态参数 |
| 2.4.2 动态参数 |
| 2.5 常见ADC结构 |
| 2.5.1 ADC结构对比 |
| 2.6 本章小结 |
| 第三章 数模转换器与比较器的研究与设计 |
| 3.1 数模转换器的研究与设计 |
| 3.1.1 差分两步DAC的设计 |
| 3.1.2 DAC阵列单位电容的选取 |
| 3.1.3 采样开关 |
| 3.1.3.1 传统采样开关 |
| 3.1.3.2 栅压自举开关电路设计 |
| 3.1.4 DAC版图设计 |
| 3.2 比较器 |
| 3.2.1 传统比较器 |
| 3.2.2 新型可再生比较器 |
| 3.3 本章小结 |
| 第四章 SAR逻辑控制电路的研究与逐次逼近ADC整体仿真 |
| 4.1 SAR控制逻辑单元的研究 |
| 4.1.1 传统SAR控制逻辑电路 |
| 4.1.2 本文设计的SAR控制逻辑电路 |
| 4.2 逐次逼近ADC整体系统仿真 |
| 4.2.1 逐次逼近ADC整体功能仿真 |
| 4.2.2 逐次逼近ADC静态性能仿真 |
| 4.2.3 逐次逼近ADC动态性能仿真 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文总结 |
| 5.2 未来研究展望 |
| 致谢 |
| 参考文献 |
（8）光纤布里渊传感器采集控制硬件设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 简介 |
| 1.2 发展趋势 |
| 1.3 论文结构及主要工作 |
| 第二章 系统架构 |
| 2.1 采集板硬件架构 |
| 2.2 采集板可编程逻辑和软件架构 |
| 2.3 软硬件开发环境 |
| 2.3.1. Vivado |
| 2.3.2.Vitis IDE |
| 第三章 系统FPGA部分设计 |
| 3.1. PL(可编程逻辑)部分 |
| 3.1.1. JESD204B协议 |
| 3.1.2. JESD204 IP Core |
| 3.1.3. JESD204B链路调试 |
| 3.1.4. 时钟树 |
| 3.1.5. AXI总线 |
| 3.1.6. MicroBlaze |
| 3.1.7.IO 约束 |
| 3.1.8. 时序约束 |
| 3.1.9.AXI GPIO |
| 3.1.10. ILA |
| 3.1.11.Buffer |
| 3.2.PS(处理器)部分 |
| 3.2.1 Zynq 简介 |
| 3.2.2. SMP |
| 3.2.3. 外设 |
| 3.2.4. FPGA功能模块 |
| 第四章 系统硬件设计 |
| 4.1. 高速模数采集 |
| 4.1.1. 项目ADC需求分析 |
| 4.1.2. ADC分类 |
| 4.1.3. ADC供电设计 |
| 4.1.4. ADC误差分析 |
| 4.1.5. ADC误差测量 |
| 4.1.6. ADC信号输入 |
| 4.1.7. ADC抗混叠设计 |
| 4.1.8. ADC的输入保护 |
| 4.2. 高速模数转换时钟分配 |
| 4.2.1 JESD204B链路的时钟 |
| 4.2.2 时钟抖动对ADC SNR的影响 |
| 4.2.3 高速时钟信号的布线 |
| 4.2.4 时钟芯片的选择 |
| 4.3. 核心板 |
| 4.4. 电源设计 |
| 4.4.1.LDO和开关 |
| 4.4.2. 电源层 |
| 4.5. 高速信号及其完整性 |
| 4.5.1. 串扰 |
| 4.5.2. 损耗 |
| 4.5.3. 反射和阻抗控制 |
| 4.5.4. 差分信号电路设计 |
| 4.5.5. PCB层叠结构 |
| 4.5.6. 保证信号完整性的布线原则 |
| 4.6. 辅助电路 |
| 4.6.1.TF卡 |
| 4.6.2.HDMI |
| 4.6.3.USB HUB |
| 4.6.4. 千兆以太网 |
| 4.6.5. RS485 |
| 4.6.6. 串口 |
| 4.6.7. LED和复位 |
| 4.6.8.SPI、I2C和JTAG |
| 4.7. 原理图设计 |
| 4.7.1. 层次式原理图 |
| 4.7.2. 多通道 |
| 4.7.3. 部分原理图展示 |
| 4.8. PCB布线 |
| 4.8.1. 布局布线 |
| 4.8.2. PCB设计成品 |
| 4.9. 硬件设计制作过程及成品 |
| 4.10. 系统测试 |
| 第五章 总结与展望 |
| 参考文献 |
| 致谢 |
（9）基于激光扫描法的FBG解调系统研制及性能测试研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 技术发展和现状 |
| 1.3 研究内容 |
| 第2章 FBG传感技术的理论研究 |
| 2.1 光纤光栅传感器检测原理研究 |
| 2.2 FBG解调方案研究 |
| 2.2.1 非平衡干涉法 |
| 2.2.2 匹配光纤光栅法 |
| 2.2.3 可调谐光纤F-P滤波法 |
| 2.2.4 边沿线性滤波器法 |
| 2.2.5 激光扫描法 |
| 2.2.6 解调方法对比 |
| 2.3 FBG传感解调关键技术研究 |
| 2.3.1 可调谐半导体激光器7500简介 |
| 2.3.2 波长计算方法研究与分析 |
| 2.3.3 FBG传感器复用技术研究与分析 |
| 2.4 本章小结 |
| 第3章 硬件电路设计 |
| 3.1 硬件电路系统整体设计 |
| 3.2 主控制器选型与电路设计 |
| 3.3 电源系统设计 |
| 3.4 数模转换电路分析与设计 |
| 3.5 基于豪兰德电路的实用电流源分析与设计 |
| 3.5.1 实用电流源原理分析与设计 |
| 3.5.2 电流源实际设计与说明 |
| 3.5.3 电路测试 |
| 3.6 基于PID控制的温度稳定电路分析与设计 |
| 3.6.1 温度稳定电路整体分析与设计 |
| 3.6.2 比例积分微分(PID)控制器分析与设计 |
| 3.6.3 实际温度控制电路设计与说明 |
| 3.7 采集电路分析与设计 |
| 3.7.1 光电探测功能分析与设计 |
| 3.7.2 模数转换电路分析与设计 |
| 3.8 印刷电路板设计与说明 |
| 3.9 本章小结 |
| 第4章 解调系统软件部分设计 |
| 4.1 嵌入式驱动软件设计 |
| 4.1.1 驱动软件设计综述 |
| 4.1.2 时钟系统设计与配置 |
| 4.1.3 复位系统设计 |
| 4.1.4 数模转换驱动设计 |
| 4.1.5 模数转换驱动设计 |
| 4.1.6 存储与通信模块设计 |
| 4.2 激光器标定程序设计 |
| 4.3 基于Nios-Ⅱ的波长峰值计算程序设计 |
| 4.4 上位机程序简介 |
| 4.5 本章小结 |
| 第5章 解调系统性能测试与分析 |
| 5.1 解调系统静态性能测试 |
| 5.1.1 解调准确性测试 |
| 5.1.2 解调精度及稳定性测试 |
| 5.2 解调系统动态性能测试 |
| 5.2.1 动态实验系统搭建 |
| 5.2.2 解调频率估算实验 |
| 5.2.3 频率响应特性实验 |
| 5.2.4 加速度响应特性实验 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 参考文献 |
| 致谢 |
| 学位论文评阅及答辩情况表 |
（10）红外焦平面数字化读出电路关键技术的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 红外探测技术 |
| 1.1.1 红外探测技术概述 |
| 1.1.2 红外焦平面探测器的发展现状 |
| 1.2 红外焦平面读出电路概述 |
| 1.2.1 读出电路的基本结构 |
| 1.2.2 国内外数字化读出电路研究进展 |
| 1.3 课题研究的意义、目的与主要内容 |
| 1.4 论文的内容与结构 |
| 第二章 读出电路集成ADC的设计方案 |
| 2.1 红外读出电路片上集成ADC结构 |
| 2.1.1 读出电路芯片级ADC结构 |
| 2.1.2 读出电路行列级ADC结构 |
| 2.1.3 读出电路像素级ADC结构 |
| 2.2 ADC原理概述 |
| 2.2.1 串行积分型ADC |
| 2.2.2 逐次逼近型ADC |
| 2.2.3 电压-频率转换ADC |
| 2.2.4 过采样ADC(Σ-ΔADC) |
| 2.3 本课题的总体方案 |
| 2.3.1 电路设计指标 |
| 2.3.2 电路设计方案 |
| 2.4 本章小结 |
| 第三章 像素级ADC读出电路的设计 |
| 3.1 像素级ADC读出电路结构 |
| 3.2 CMOS的低温特性和参数提取 |
| 3.2.1 低温MOSFET的模型分析 |
| 3.2.2 低温模型参数提取 |
| 3.3 读出电路模拟电路设计 |
| 3.3.1 电流基准电路设计 |
| 3.3.2 输入级电路的设计 |
| 3.3.3 采样保持电路的设计 |
| 3.4 单斜率积分型ADC设计 |
| 3.4.1 斜坡发生器的设计 |
| 3.4.2 比较器的设计 |
| 3.4.3 锁存器的设计 |
| 3.4.4 像素级ADC的仿真 |
| 3.5 像素级ADC读出电路完整链路的仿真 |
| 3.6 本章小结 |
| 第四章 数字控制模块设计 |
| 4.1 数字控制模块整体概述 |
| 4.2 计数器的设计 |
| 4.3 控制字预置模块的设计 |
| 4.4 主时序控制模块设计 |
| 4.4.1 DFF和分频电路的设计 |
| 4.4.2 二进制转格雷码模块的设计 |
| 4.4.3 数字比较器的设计 |
| 4.4.4 锁存器的设计 |
| 4.4.5 主时序控制模块的完整电路仿真 |
| 4.5 行列扫描模块的设计 |
| 4.5.1 行选电路设计 |
| 4.5.2 列选电路设计 |
| 4.6 数字输出模块设计 |
| 4.6.1 格雷码转二进制电路的设计 |
| 4.6.2 并串转换电路设计 |
| 4.7 电路可测试模块的设计 |
| 4.8 本章小结 |
| 第五章 LVDS输入输出模块设计 |
| 5.1 LVDS电路基本概述 |
| 5.2 LVDS接收器的设计 |
| 5.3 LVDS驱动器的设计 |
| 5.4 本章小结 |
| 第六章 版图设计与后仿真 |
| 6.1 版图设计基本流程 |
| 6.2 读出电路版图设计 |
| 6.2.1 单斜率ADC读出电路模块版图设计 |
| 6.2.1.1 斜坡发生器版图设计 |
| 6.2.1.2 单元电路版图设计 |
| 6.2.2 数字控制模块的版图设计 |
| 6.2.2.1 串并转换和并串转换版图设计 |
| 6.2.2.2 主时序控制模块版图设计 |
| 6.2.2.3 行列扫描模块版图设计 |
| 6.2.3 LVDS版图设计 |
| 6.2.4 ESD保护 |
| 6.3 全电路版图的设计与验证 |
| 6.4 电路后仿真 |
| 6.4.1 斜坡发生器后仿真 |
| 6.4.2 单斜率积分型ADC后仿真 |
| 6.4.3 单元电路完整链路后仿真 |
| 6.5 本章小结 |
| 第七章 电路测试与分析 |
| 7.1 测试平台搭建 |
| 7.1.1 测试硬件平台 |
| 7.1.2 测试软件平台 |
| 7.2 电路功能的测试 |
| 7.2.1 待测芯片端口说明和测试 |
| 7.2.2 内部数字时序测试 |
| 7.2.3 斜坡发生器测试 |
| 7.3 ADC的测试与分析 |
| 7.3.1 ADC性能参数与测试方法 |
| 7.3.1.1 ADC静态性能参数 |
| 7.3.1.2 ADC动态性能参数 |
| 7.3.1.3 静态性能测试方法 |
| 7.3.1.4 动态性能测试方法 |
| 7.3.2 常温ADC的测试与分析 |
| 7.3.2.1 常温ADC静态性能测试 |
| 7.3.2.2 常温ADC动态性能测试 |
| 7.3.3 低温ADC的测试与分析 |
| 7.3.3.1 低温下ADC静态性能测试 |
| 7.3.3.2 低温下ADC动态性能测试 |
| 7.3.4 常温与低温下ADC的测试对比 |
| 7.4 互连红外探测器的性能验证 |
| 7.5 测试结果分析 |
| 7.6 本章小结 |
| 第八章 总结与展望 |
| 8.1 工作总结 |
| 8.2 未来工作展望 |
| 参考文献 |
| 附录 |
| 致谢 |
| 作者简介及攻读学位期间发表的学术论文与研究成果 |
四、高速模数转换电路动态性能测试（论文参考文献）
- [1]基于STM32的高速光敏信号采集系统设计[D]. 菅少晗. 内蒙古科技大学, 2021
- [2]光模数转换系统的性能研究[D]. 刘月. 北京邮电大学, 2021(01)
- [3]面向存算一体芯片的低功耗读出电路研究与设计[D]. 宋鑫宇. 江南大学, 2021(01)
- [4]基于碳化硅器件的PWM整流器控制与保护[D]. 王占扩. 北京科技大学, 2021(08)
- [5]12 Bits分段式逐次逼近型模/数转换器[D]. 潘龙. 大连理工大学, 2021(01)
- [6]可级联提高分辨率的ADC结构设计与验证[D]. 丁留琼. 电子科技大学, 2021(01)
- [7]一种高速高精度逐次逼近ADC的研究与设计[D]. 刘源. 电子科技大学, 2021(01)
- [8]光纤布里渊传感器采集控制硬件设计[D]. 马宁宇. 北京邮电大学, 2021(01)
- [9]基于激光扫描法的FBG解调系统研制及性能测试研究[D]. 刘洪珂. 山东大学, 2020(02)
- [10]红外焦平面数字化读出电路关键技术的研究[D]. 岑懿群. 中国科学院大学(中国科学院上海技术物理研究所), 2020(03)